평면형 트랜지스터의 구조적 한계를 넘어서는 입체형 트랜지스터의 개발이 가시화되면서 꿈이 현실로 다가오고 있다. FinFET는 50nm 공정이 한계로 여겨지는 현재의 평면형 트랜지스터를 대신할 차세대 소자로서 30nm 이하 공정에 적용될 수 있는 입체형 구조를 가진다. 이러한 입체형 구조는 실리콘을 핀(Fin: 물고기의 지느러미)이라고 하는 얇은 지느러미 모양으로 세우고 그 양면에 게이트를 설치하는 이중 게이트 구조를 가진다. 이런 핀 구조는 게이트가 실리콘 위에 설치되는 현재의 평면형 게이트 구조에 비해 트랜지스터 구동시 필요한 구동전류를 2배로 증가시킬 수 있을 뿐 아니라 오프시 누설전류를 완전 차단할 수 있어 소자 크기를 획기적으로 줄일 수 있는 것이다. FinFET의 제조는 실리콘 기판을 깎아내어 실리콘 핀을 세우고, 다시 절연막으로 평탄하게 채운 후, 위 절연막을 채널이 형성될 높이만큼 다시 깎아낸다. 그런 양 측면에 게이트 전극을 형성하고 앞뒤에 소스 및 드레인 전극을 형성하여 완성하게 되는데, 앞으로 4-5년 내에 이러한 기술이 실용화될 수 있을 것으로 기대하고 있다. 특허청(청장 전상우)의 분석에 의하면, 최근 5년간 공개된 국내 특허출원중 FinFET 관련 출원은 2002년까지 10건 정도로 미미하였으나 2003년을 기점으로 출원량이 가파르게 증가하고 있으며 특히 미국이나 일본에 비해 한국의 출원량이 크게 앞서고 있는 것으로 나타났다고 밝혔다. 즉, 삼성전자가 국내 전체출원의 62%를 차지하고 있으며, 미국기업인 IBM과 AMD가 15%를 차지하는 것으로 나타났는데, 상대적으로 일본기업은 전체출원량이 10건 이내로 매우 저조한 모습을 보이고 있다. 이에 따르면 현재 반도체 메모리시장에서 세계 1위를 고수하고 있는 국내기업이 공격적인 연구개발을 통해 부동의 1위를 확고히 지켜갈 것으로 기대된다. 언론문의처 전기전자심사본부 반도체심사팀 사무관 오창석 042-481-5721 홈페이지 http://www.kipo.go.kr