저렴한 고속 증폭기로 유연한 클럭 버퍼 구현하기 저렴한 고속 증폭기로 유연한 클럭 버퍼 구현하기
여기에 2008-09-26 00:00:00

 소비자 가전 애플리케이션은 일반적인 클럭 버퍼링 애플리케이션보다 주파수가 더 낮고 보다 단순하게 구현이 가능하여 저가형 고속 연산 증폭기(~100MHz 대역폭)가 기존 전통적인 클럭 버퍼의 효과적인 대안이 될 수 있다. 고속 증폭기는 기존 클럭 버퍼보다 값이 저렴하지만 아주 넓은 범위의 설계 구성이 가능하다.

 

 

저렴한 고속 증폭기로 유연한 클럭 버퍼 구현하기

 

 

글│존 아르디조니, 아나로그디바이스 

 

 

 ADA4850(-1/-2), ADA4851 (-1/-2/-4), ADA4853(-1/ -2/-3) 및 AD8061 단일 전원 연산 증폭기는 저가형 클럭 버퍼를 위한 훌륭한 대안이다. 이들 증폭기는 낮은 전원 전압, 낮은 소비 전류, 전력에 민감한 애플리케이션을 위한 파워다운 모드, 넓은 범위의 동적 범위 구현이 가능한 레일-투-레일(rail-to-rail) 출력을 모두 제공한다.


 기존 클럭 버퍼와 비교했을 때 연산 증폭기의 장점 중 하나는 유연성이다. 연산 증폭기는 클럭 펄스를 버퍼링, 증폭, 오프셋, 반전, 가감산, 필터링할 수 있다. 이들은 높은 입력 임피던스, 낮은 입력 바이어스 전류, 낮은 소비 전류, 독립적인 파워다운 (단일 패키지에 내장된 다중 증폭기용), 낮은 출력 임피던스 및 낮은 전파 지연을 제공한다.


 설계자는 클럭 버퍼 애플리케이션에서 연산 증폭기를 사용할 때 일부 동작 제한을 인식하고 이를 준수해야 한다. 예를 들어 전압 피드백 증폭기는 이득 대역폭 제품을 지정하고 있다. 증폭기 회로의 폐쇄 루프 이득이 증가하면 대역폭은 감소한다. 따라서 큰 이득은 더 낮은 대역폭을 의미한다. 여러 개의 증폭기를 캐스케이딩할 경우 각각 이득이 낮을수록 증폭기는 더 높은 대역폭에서 동작할 수 있어 신호 경로의 전체 이득과 대역폭이 보존된다.


 휴대용 전자장치에서 단일 전원 동작은 중요하다. 정의상 단일 전원 연산 증폭기의 입력 공통 모드 범위에는 네거티브 레일(접지)이 포함되며, 대부분은 접지에서 200mV 미만까지 내려갈 수 있다. 그러나 이것은 출력이 접지 미만으로 스윙할 수 있다는 것을 의미하는 것은 아니다. 일반적인 레일-투-레일 증폭기의 출력단은 공통 이미터(emitter) 구성을 사용한다. 따라서 레일에 가장 가까이 갈 수 있는 출력은 Vce(sat)이며, 이것은 출력 부하에 따라 수십 밀리볼트로부터 수백 밀리볼트까지 넓은 범위에 걸친다.


 다행히 이들 애플리케이션에서 출력은 접지 끝까지 항상 스윙해야 하는 것은 아니다. 그러나 입력이 접지에 너무 가까우면(약 100 mV~200 mV), 출력 단이 포화하여 왜곡을 초래하고 긴 복구 시간이 필요할 수 있다. DC 커플링 시스템에서 ‘low’ 신호를 200mV 이상 유지하거나 -200mV 네거티브 전원 전압을 사용하도록 한다. 어느 방법이나 출력 단의 포화를 방지한다.


 또한 증폭기는 헤드룸 또는 얼마나 가까이 포지티브 레일에 스윙할 수 있는가를 지정하고 있으므로 입력 공통 범위의 하이 사이드를 결정할 때에도 주의를 기울여야 한다. 입력 전압이 너무 높으면 출력 단이 왜곡되고 컷오프된다. ADA4850 및 ADA4851은 2.2V의 헤드룸을 필요로 하며, AD8061은 1.8V를, 그리고 ADA-4853은 단 1.2V만 필요하다.


 그림 1은 2의 이득을 갖는 단일 전원 비반전 연산 증폭기 클럭 버퍼를 보여준다. 그림 2는 이 클럭 버퍼의 과도 응답을 보여준다. 구성에 의하면 AD8061의 상한은 약 33MHz이다. 이 소자의 2ns 전파 지연은 일부 전용 클럭 버퍼의 규격에 가까운 수준이다.

 

그림 1. 비반전 연산 증폭기 클럭 버퍼


그림 2. 33MHz에서 G = 2 과도 응답

 


 AC 커플링을 사용할 수 있는 일부 애플리케이션에서는 확장된 주파수 성능을 위해 더 높은 대역폭 증폭기를 사용할 수 있다. 이러한 증폭기는 증폭기 입/출력을 중간 전원으로 바이어싱하면 단일 전원 애플리케이션에서 사용할 수 있다.


그림 3은 AD-8057 고속 증폭기를 사용한 회로도를 보여준다. 회로도는 325MHz 대역폭과 1150V/μs 슬루율을 가지며 단위 이득으로 구성된다. 부하 저항은 전압으로 리턴되는데, 이때 전압은 입력 신호의 dc 평균 전압이다. 이러한 구성의 상위 동작 범위는 약 100MHz이다. 그림 4는 클럭 응답을 보여준다. 우수한 펄스 정확도는 최대 90MHz까지 유지된다.

 

그림 3. AC 커플링 클럭 버퍼 (단위 이득)


그림 4. AC 커플링 클럭 버퍼 과도 응답

 


 그림에서 보듯이 설계에 클럭 버퍼가 필요한 경우 고속 증폭기는 종종 더 낮은 가격으로 더 높은 유연성을 제공할 수 있으므로 많은 애플리케이션에서 기존 클럭 버퍼에 경쟁적인 대안이 될 수 있다. 특정 애플리케이션에 따라 단일 또는 듀얼 전원 증폭기를 사용할 수 있다.

 


 

디지털여기에 news@yeogie.com <저작권자 @ 여기에. 무단전재 - 재배포금지>