재구성 가능한 하드웨어와 고밀도 고속 논리 기능을 사용하는 FPGA는 고성능의 유연한 설계를 구현하는 데 적합하다.
고밀도 아키텍처의 일환으로 FPGA는 주파수 합성을 위해 내부 정수와 단편적 PLL(Phase-Locked Loop)을 포함하고 있다.
이 아키텍처는 간단한 질문을 제시할 수 있다.
글/James Wilson, 타이밍 제품 부문 마케팅 책임자, 실리콘랩스 

 FPGA(Field Programmable Gate Array)는 임베디드 컴퓨팅부터 고속 직렬 디지털 통신에 이르기까지 다양한 애플리케이션에서 사용된다. 재구성 가능한 하드웨어와 고밀도 고속 논리 기능을 사용하는 FPGA는 고성능의 유연한 설계를 구현하는데 적합하다. 고밀도 아키텍처의 일환으로 FPGA는 주파수 합성을 위해 내부 정수와 단편적 PLL(Phase-Locked Loop)을 포함하고 있다. 이 아키텍처는 간단한 질문을 제시할 수 있다. 성능을 최적화하고 설계를 단순화하려면 FPGA 기반 설계는 디스크리트 오실레이터 혹은 클럭 IC
대신 내장형 PLL을 언제 사용해야 하는가?

제어 영역 타이밍
FPGA 내부 PLL은 고속 논리, 디지털 신호 처리, 임베디드 메모리 등의 기능 블록에 대해 왜곡이 적은 클럭소스를 제공한다. 내부 PLL은 전역적 및 국지적 클럭, 그리고 기타 팬 출력이 크고 왜곡이 적은 제어 신호를 생성하는 데 사용되기도 한다. 이러한 내부 PLL을 구동하는데 외부 입력 레퍼런스 클럭이 필요하다. 그림 1에 나와 있듯이 이러한 레퍼런스를 제공하기 위해 단순한 고정 주파수 오실레이터가 종종 사용된다. 개발자는 FPGA 제어영역 타이밍을 제공하기 위한 오실레이터를 선택할 때 세가지 주요 기준을 고려해야 한다.

* 장기적 안정성: FPGA는 일반적으로 수명 주기가 긴애플리케이션에 사용되므로 모든 보드 레벨 부품이 장기적인 작동에 적합해야 한다. 많은 전자 애플리케이션에서 쿼츠 크리스탈 기반 부품이 최고 필드 반환속도를 책임지고 있기 때문에 오실레이터가 매우 중요한 요소이다. 크리스탈은 시동, 그리고 시간과 온도에 따른 주파수 드리프트에 영향을 미칠 수 있는 오염 문제에 취약하다. 장기적 안정성을 보장하기 위해 개발자는 장기적인 작동이 보증되는 오실레이터를 선택해야 한다. 적합한 오실레이터는 최소 10년 작동 수명을 보증해야 하며 온도 상승(예: 섭씨 40도이상) 시 수명 노후화가 명시되어 있어야 한다.

* 보드 레벨 잡음 여유도: 일반적으로 FPGA는 켜졌다 꺼졌다 하는 전원 공급 장치로 둘러싸인 잡음이 많은 환경에서 작동한다. 또한 FPGA는 VDD 및 접지 영역에 영향을 미치는 잡음을 생성한다. 이러한 잡음을 최소화하는 데 상대적으로 많은 비용이 들 수 있으며, 완전히 없애는 것이 불가능할 수도 있다. 오실레이터를 선택할 때 고려해야 할 중요한 사항 중 하나는 전원 공급 장치 잡음 필터링이다. 내부 전원 공급장치 전압 규정이 있는 오실레이터는 잡음을 제거하고, 디바이스가 시스템 레벨 잡음에 노출될 때 정해진 지터 사양을 위반하지 않도록 함으로써 보다 탄력적인 작업이 가능하도록 한다.

* 가용성: 오실레이터는 쿼츠 가공, 다이 어셈블리 및 패키징과 관련된 자재 집약적이고 복잡한 제조 공정 때문에 조달에 오랜 시간이 걸릴 수 있다. 더구나 맞춤형 주파수 오실레이터를 손에 넣으려면 더오래 기다려야 할 수도 있다. 유통업체의 재고품이건, 공급업체가 빠르게 프로그래밍할 수 있는 제품이건 빠르게 구축하고 신속한 투자 회수가 가능한 오실레이터를 선택하는 것이 좋다. 빠른 부품 가용성은 프로토타입 제작을 수월하게 만들며 보다 신속한 설계가 가능하도록 한다.

트랜스시버 클록킹
안정성, 전원 공급 장치 잡음 제거 성능 및 가용성 외에도 개발자들은 FPGA 기반 트랜스시버 클록킹 애플리케이션을 위한 기타 요소를 고려해야 한다. 고속 직렬 데이터 통신(예: 10/40/100G 이더넷, OTN[Optical Transport Networking], 3G-SDI, CPRI 및 PCI Express)의 경우에는 클럭 지터가 트랜스시버 비트 오율에 악영향을 미치기 때문에 레퍼런스 클럭 선택이 매우 중요하다. 설상가상으로 멀티레이트 애플리케이션은 다양한 레퍼런스 주파수를 필요로 한다. 그림 1에 나와 있듯이 하드웨어 설계자에게는 일반적으로 세 가지 트랜스시버 레퍼런스 클럭 옵션이 있다.

* 내부 정수 또는 단편적 PLL: 고성능 FPGA에는 트랜스시버 클록킹에 사용할 수 있는 내부 정수/단편적 PLL이 포함되어 있다. 이러한 PLL은 정수 모드로 작동할 때 지터가 가장 적다. 단편적 클럭 합성을 위해 사용될 때는 일부 지터 성능이 희생된다. 이 솔루션의 지터 성능은 일부 애플리케이션에서 충분히 용납될 만한 수준이지만, 별개의 오실레이터와 클럭을 사용하여 지터를 더욱 줄이고 FPGA 트랜스시버 성능을 더욱 최적화할 수도 있다.

* 오실레이터: 고정 레이트 애플리케이션을 클록킹 하는 데 단일 주파수 오실레이터를 사용할 수 있다. 멀티레이트 트랜스시버의 경우, 다양한 주파수에 맞춰 직렬로 프로그래밍 가능한 I2C 프로그래머블 오실레이터가 탁월한 솔루션이다. I2C 프로그래머블 오실레이터의 이점 중 하나는 FPGA의 정수 PLL과 함께 사용될 수 있다는 것이다. 오실레이터는 지터가 적은 단편적 클럭 합성을 제공할 수 있고, FPGA의 내부 PLL은 더 큰 정수 클럭 증식과 왜곡이 적은 클럭 라우팅을 제공할 수 있다.

* 클럭 생성기/지터 감쇠 클럭 IC: 여러 FPGA 트랜스 시버를 클록킹 하는 가장 좋은 방법은 멀티 출력 클럭 생성기/지터 감쇠 클럭을 사용하는 것이다. 주파수를 빠르게 바꿀 수 있는 클럭 생성기는 제어 영역 클록킹을 제공하는 것 외에도 트랜스시버를 클록킹하는 데 사용될 수 있다. 지터 감쇠 클럭 IC는 동기화가 필요한 애플리케이션(예: SONET/SDH, 동기식 이더넷, 브로드캐스트 비디오, CPRI)에 필수적이다. 이러한 디바이스는 위상 잡음이 매우 적은 전압 제어 오실레이터(VCO)를 낮은 대역폭의 PLL(일반적으로 0.1Hz에서 1kHz 사이)과 통합함으로써 지터가 매우 적은 주파수 합성 외에도 지터/원더 필터링을 제공한다. 지터 감쇠 클럭은 전환 시 두 입력 클럭 간의 위상 차이를 흡수하는 기능인 히트리스 스위칭도 제공한다. 이것은 다운스트림 저대역폭 PLL이 클럭 재배열로 인해 풀리는 위험을 최소화한다. 마지막으로, 지터 감쇠 클럭은 홀드오버 레퍼런스 클럭 기능을 제공함으로써 레퍼런스 클럭을 사용할 수 없는 경우에도 트랜스시버가 제대로 작동할 수 있게 한다. 이 미션 크리티컬 기능은 99.999% 가용성을 필요로 하는 통신 애플리케이션에서 필수적이다.

결론적으로, FPGA 기반 애플리케이션에 대해 올바른 내부 및 외부 클록킹 솔루션 조합을 선택하는 것은 하드웨어 엔지니어의 책임이다. 하드웨어 설계자들은 지금 그 어느 때보다 다양한 타이밍(표 1참조) 중에서 선택하여 다음 설계를 최적화하는 데 사용할 수 있다.

<반도체네트워크 10월>