GSPS(gigasample-per-second) ADC의 경우 가장 중요한 AC 성능 사양중 하나는 SFDR(Spurious Free Dynamic Range)이다.
SFDR을 단순하게 표현하면, 다른 잡음이나 스퓨리어스 주파수로부터 반송파 신호를 판독해내는 ADC의 성능 또는 더 나아가 시스템의 성능을 의미한다.
글/이언 비버스(Ian Beavers), 아나로그디바이스
GSPS(gigasample-per-second) ADC의 경우 가장 중요한 AC 성능 사양중 하나는 SFDR(Spurious Free Dynamic Range)이다. SFDR을 단순하게 표현하면, 다른 잡음이나스퓨리어스 주파수로부터 반송파 신호를 판독해내는 ADC의 성능 또는 더 나아가 시스템의 성능을 의미한다.
고성능 시스템용 광대역 아날로그-디지털 컨버터(analog-to-digital converter, ADC)를 선택할 때에는 ADC 해상도, 샘플레이트, SNR(signal-to-noise ratio), ENOB(effective number of bigs), 입력 대역폭, SFDR(spurious free dynamic range), 차동 비선형 및 적분 비선형 등 여러 아날로그 입력 사양을 고려해야 한다.
GSPS(gigasample-per-second) ADC의 경우 가장 중요한 AC 성능 사양중 하나는 SFDR일 수 있다. SFDR을 단순하게 표현하면, 다른 잡음이나 스퓨리어스 주파수로부터 반송파 신호를 판독해내는 ADC의 성능 또는 더나아가 시스템의 성능을 의미한다.
GSPS급 ADC의 변환 속도를 달성하기 위해서는 높은 샘플레이트에서 신호를 포착하기 위한 여러 종류의 아키텍처가 사용 될 수 있다. 그러나 이 중 일부는 전대역 SFDR 성능을 확보해야만 구현이 가능하다. 컨버터의 SFDR이 시스템 상에서 미치는 영향에 대한 이해를 돕기 위해, 우리는 설계 엔지니어들이 일반적으로 궁금해 하는 부분 즉, 자세한 SFDR 사양과 그러한 사양이 컨버터의 데이터시트에서 표현되는 방식, ADC 성능을 제한하거나 극대화하는 아키텍처, SFDR 성능을 제한하는 시스템 설계 양상 등에 대한 질문에 답했다.
데이터시트에 표기되는 SFDR이 때로는 제약문구가 있는 경우와 없는 경우를 본 적이 있다.
SFDR은 무엇인가?
잡음에서 신호를 포착하는 능력은 여러 신호 수집 시스템에서 중요한 측면이다. 정의된 통신 프로토콜이나 레이더 스윕(radar sweep), 측정 장치 등 시스템의 종류와 관계없이 약한 신호를 수집해 판독하는 것은 차별화된 시스템 성능에 핵심적 요소이다.
SFDR은 큰 간섭 신호에서 식별해낼 수 있는 최소 전력 신호를 나타낸다. SFDR은 주파수 영역에서 가장 큰 신호인 반송파 전력의 rms(root mean square) 값과 두번째로 큰 스퓨리어스 신호의 rms 값 간의 동적 비율로 정의된다. 따라서, 정의상 이러한 동적 범위에는 기타 스퓨리어스 주파수나 스퍼(spur)가 없어야 한다. SFDR은 종종 전력 단위인 dBc로 정량화 되며, 가장 큰 신호인 반송파에 비해 두 번째로 큰 주파수 성분이 상대적으로 어느 정도의 크기인지를 나타낸다. 하지만 SFDR은 최대 입력대비 상대적인 크기를 표시하는 dBFS로 표현되기도 한다. 해당 반송파가 ADC의 최대 입력보다 훨씬 낮은 경우 dBc와 dBFS는 확연한 차이가 있다. 입력 신호가 매우 작은 경우, SFDR은 다른 잡음이나 스퓨리어스 주파수와 신호를 구별하는 데 있어 무엇보다 중요한 지표이다.
무엇이 ADC의 SFDR을 제한하나?
고조파(harmonic frequency)는 기본 주파수의 정수배 위치에 존재하는 성분이다. 잘 설계된 모노리식(monolithic) ADC 코어에서는 일반적으로 반송 주파수와 제2차나 제3차 고조파 사이의 동적범위가 SFDR을 결정한다.
일부 협대역 ADC 데이터시트의 경우 좁은 대역폭에서의 SFDR만을 정의하며 이 경우 보통 제2차나 제3차 고조파가 대역폭 밖에 위치한다. 다른 데이터시트에는 광대역 SFDR을 정의하긴 하나 제약 문구를 달기도 한다.
제2차나 제3차 고조파가 가장 큰 스퓨리어스 성분인 경우가 일반적이긴 하나 시스템상의 다른 이유 때문에 GSPS급 ADC에서 SFDR 성능을 제한할 수 있는 스퍼가 발생하기도 한다. 예를 들어 다중 인터리브드(interleaved) ADC코어는 주파수 영역에 잡음을 삽입해 스퓨리어스 주파수를 생성할 수 있으며 그 크기가 기본 주파수의 제2차나 제3차
고조파보다 더 클 수 있다. 따라서 해당 스퍼는 SFDR에게 상당한 제한 요인이 될 수 있지만, 인터리브드 ADC의 데이터시트의 경우 인터리빙(interleaving) 스퍼는 SFDR 계산에서 제외된다는 문구가 기재될 수 있다(그림 1).
협대역 SFDR을 통해 광대역 SFDR를 추정할 수 있나?
협대역을 목적으로 하는 시스템의 경우, 관심 대역 밖에 있는 고조파나 잡음을 억제하기 위해 통과 주파수 대역(band-pass) 안티 앨리어싱 입력 필터를 사용할 수도 있다. 이는 관심 외 대역의 신호를 관찰할 필요가 없는 일부 애플리케이션에서 유용하나 광대역 신호 수집 시스템에 적용하기는 어렵다. 일부 데이터시트에서 ADC의 SFDR은 ADC의 전체 입력 대역폭보다 훨씬 작은 좁은 대역폭에 대해 명시될 수도 있다.
광대역 또는 Fs/2의 전체 나이퀴스트 대역 SFDR 성능이 협대역 SFDR 성능과 동일하다고 가정하기에는 무리가 있다. 이는 협대역에서 기본 주파수를 계획할 때는 고조파 성분을 의도적으로 필터링하거나 관심대역 밖에배치하기 때문이다. 필터를 제거하게 되면 이러한 고조파와 기타 스퍼가 시스템에 보여지고, 광대역 SFDR에 포함된다(그림2, 3).
차동 입력 ADC의 SFDR는 다른 프런트-엔드 시스템 부품의 영향을 받을 수 있나?
대부분의 고속 ADC는 뛰어난 공통 모드 잡음 제거 성능을 제공하는 차동 입력 구조를 사용한다. 그러나 이를 위해서는 여러 수집 시스템이 싱글 엔디드 신호를 ADC 입력 앞부분에서 차동 신호로 변환해야만 한다. 수동 발룬(balun)이나 변압기, 그리고 능동 증폭기가 이러한 단일-차동 신호 변환 과정에서 주로 사용된다. 시스템의 이러한 부분에 사용할 수 있는 고성능 부품이 여러 가지가 있지만 아무리 좋은 솔루션이라고 해도 해당 신호를 왜곡하고 ADC의 SFDR을 줄이는 약간의 차동 불균형(differential imbalance)을 발생하기 마련이다.
ADC의 프런트 엔드에서 차동 입력 신호의 양 신호간 발생하는 위상 불일치는 기본 신호의 고조파 전력을 증가시킨다. 이는 차동 신호의 한 쪽 위상이 다른 쪽에 비해 위상이 앞설 때 발생한다. 그 영향은 그림 4에서 확인 가능하다. 차동 신호쌍의 한 쪽이 다른 쪽을 약간의 위상차로 앞서는 경우이다. 차동 신호 수집 시스템의 프런트 엔드에서 발생하는 또 다른 불균형으로는 진폭의 불일치가 있다.
차동 선로의 한 쪽이 다른 쪽과 이득이 다르다면 ADC 입력에서 신호를 바라본 경우 한 쪽의 신호가 크고 다른 한쪽은 작게 된다. 이 경우 입력 신호의 전체 전력 및 SFDR(dBc)은 줄어든다. 차동 입력 간에 2dB의 진폭 불일치가 발생하면 입력 신호의 전력은 1dB 감소한다. 이러한 프런트 엔드 신호 무결성(signal integrity)의 문제는 ADC의SFDR 성능을 저하하고, 전체 시스템의 신호 판독 능력을 낮추게 될 가능성이 있다.
SFDR을 제한하는 ADC 아키텍처는 어떤 것이 있나?
1GSPS 혹은 그 이상을 샘플링 속도를 지원하는 일부 ADC는 최대 속도를 얻기 위하여 다수의 채널이나 코어를 인터리빙 방식으로 구현한다. 예를 들어, 듀얼 채널 ADC를 이용하여 각각의 코어가 인터리빙 방식으로 번갈아 샘플 수집을 하게 함으로써 최대 샘플레이트를 구현한다. 즉, 한 채널이 샘플링을 하는 동안 다른 채널은 이전 샘플을 처리하도록 하는 식이다. 인터리브드 아키텍처는 셋 또는 그 이상의 ADC 코어를 사용할 수도 있다.
인터리빙 방식을 사용하면 다중 ADC 코어는 병렬로 작동할 수 있어 단일 코어로 구현 가능한 샘플레이트보다 더 높은 샘플레이트를 구현할 수 있다. 그러나 이러한 개별 코어의 입력 사이에 위상이나 오프셋, 이득, 대역폭 등이 조금씩 변한다. 그 결과 인터리빙 방식에 의해 추가적으로 생성된 불요성분과 이미지 스퍼가 주파수 스펙트럼에 유입되어 ADC의 광대역 SFDR이 감소한다. 이렇게 되면 시스템은 동적 범위가 감소하고 약한 신호를 인터리빙스퍼로부터 구별하는 능력이 떨어지게 된다. 인터리브드 ADC에서 나타나는 인터리빙 스퍼를 감소시키기 위해 시스템 엔지니어는 특정 보정 모드와 스퍼를 처리하기 위한 방식에 관한 자세한 애플리케이션 노트를 읽어야 한다.
단일 코어 방식의 모노리식 ADC 아키텍처의 경우 인터리빙 스퍼가 나타나지 않을 것이다. 단일 파이프라인코어 ADC는 상대적으로 높은 SFDR을 내세우는 광대역 컨버터의 대표적인 예로 제2차나 제3차 고조파에 의해 SFDR이 제한되는 경우가 대부분이다.
주파수 영역에서 인터리빙 ADC의 성능은 어떠한가?
세 개의 인터리브드 코어로 구현된 샘플링 아키텍처에는 두 개의 이득 및 위상 이미지 스퍼와 하나의 오프셋 스퍼가 있다(그림 5). 오프셋 스퍼는 2/3*나이퀴스트에 존재하지만 이 경우 SFDR에 영향을 미치는 지배적 요인은 아니다. SFDR을 제한하는 이득 및 위상 스퍼는 (2/3* 나이퀴스트 ± 아날로그 입력 주파수)에 존재한다.
가장 큰 스퍼는 시스템의 SFDR에 영향을 미치는 지배적인 요인이다. 인터리빙 스퍼가 없으면 기본 주파수의 크기부터 제2차 고조파의 크기까지 동적 범위가 SFDR이 된다. 이 특정한 경우 인터리빙 이미지 스퍼로 인한 성능 저하(performance penalty)는 -8dB만큼의 SFDR 손실이다. 4개의 디스크리트 인터리브드 코어로 구현된 샘플링 아키텍처에서는 세 개의 이득 및 위상 이미지 스퍼 및 두개의 오프셋 스퍼가 존재한다(그림 6).
오프셋 스퍼는 나이퀴스트와 ½*나이퀴스트에 존재하며 이미지 스퍼는 (나이퀴스트-아날로그 입력 주파수) 위치에 존재한다. 그러나 이들 오프셋과 이미지 스퍼가 SFDR에 영향을 미치는 주요 요인은 아니다. 이득 및 위상 스퍼가 가장 결정적이며 이들은 ½*나이퀴스트 ± 아날로그 입력 주파수에 존재한다. 이러한 스퍼의 크기가 제2차 혹은 제3차 고조파보다 큰 경우, 시스템의 SFDR에 압도적인 영향을 미치게 된다. 인터리빙 스퍼가 없으면 기본 주파수의 크기에서 제3차 고조파의 크기까지가 SFDR이 된다. 이 경우 인터리빙 이미지 스퍼로 인한 성능 저하(performance penalty)는 -13dB만큼의 SFDR 손실이다.
기타 SFDR의 한계
시스템 설계에서 SFDR을 저하하는 또 다른 요인은 ADC의 아날로그 입력이나 클럭 입력으로 유입되는 외부 잡음이다. 또한 시스템 보드 레이아웃을 주의해서 설계하지 않으면 ADC의 디지털 출력이 아날로그 입력으로 역유입되기도 한다. 외부 잡음 역시 ADC의 레퍼런스나 전원, 또는 그라운드 영역에 유입될 수 있다. 잡음이 충분히 크고 주기적 성향(semi-periodic)을 가진다면 기본 주파수나 ADC구조와 무관하게 시스템의 주파수 영역에 나타 나게 되고 불필요하게 SFDR를 제한하는 요소가 된다.
GSPS ADC의 미래
과거에 시스템 성능을 제한했던 인터리빙 잡음 없이 높은 광대역 SFDR을 제공하는 GSPS ADC가 현재 시판중이다. AD9860는 듀얼 채널, 14비트, 1GSPS ADC로 1GHz 입력 시 78dBc의 SFDR을 구현하며, AD9625는 12비트, 2GSPS ADC로 1GHz 입력에서 평균 80dBc의 광대역 SFDR을 제공한다.
SFDR은 GSPS 및 ADC에서 중요하고 핵심적인 성능측정 지표이다. 광대역 SFDR은 일반적으로 기본 신호의 제2차, 제3차 고조파에 의해 제한된다. 단일 모노리식 파이프라인 ADC와 기타 최신 아키텍처는 고성능 GSPS 컨버터의 새로운 장을 열고 있다. 기존의 GSPS ADC 아키텍처에서 나타나던 주파수 범위 내의 인터리빙 스퍼가 이들 제품에서는 나타나지 않는다. 광대역 반응이 필요한 애플리케이션에서 이러한 잡음을 찾고 계획을 세워 제거 하는 것은 어려울 수 있다. 새로운 솔루션은 이러한 시스템상의 문제를 해결해 광대역 스펙트럼 전반에 걸쳐 최신 SFDR 성능을 제공한다.
<반도체네트워크 7월>