TI의 AM5K2E02/04 SoC은 다른 ARM
Cortex-A15 디바이스와어떻게차별화하고있는가?
이 기고 글에서는 ARM Cortexⓡ-A15 MPCore와 TI의 키스톤(KeyStone)TM 아키텍처를 기반으로 한TI의 AM5K2E02와 AM5K2E04 프로세서가 어떻게 차별화를 이루고 있는지 살펴보고자 한다.
글/톰 플래네건(Tom Flanagan), 기술 전략 디렉터
엘런 블린카(Ellen Blinka), 마케팅 매니저
텍사스 인스트루먼트
ARM코어는 저전력 성능이 뛰어나다는 평을 받으면서 개방적이고 방대한 ARMⓡ 에코시스템에 힘입어서 다양한 유형의 애플리케이션에 널리 채택되고 있다. 텍사스 인스트루먼트(TI)는 ARM 기
반 디바이스의 선두 업체로서, 그 동안의 경험을 통해서 디바이스 설계 시에 활용할 수 있도록 심도 있는 전문성을 가지고 있다. 이러한 축적된 경험을 바탕으로 TI의 ARM 기반 디바이스는 같은 무리의 디바이스 중에서 눈에 띄는 차별화를 이루고 있다.
이 기고 글에서는 ARM Cortexⓡ-A15 MPCore와 TI의 키스톤(KeyStone)TM 아키텍처를 기반으로 한 TI의 AM5K2E02와 AM5K2E04 프로세서가 어떻게 차별화를 이루고 있는지 살펴보고자 한다. TI의 AM5K2E02/04 프로세서는 일차적인 프로그래머블 프로세싱 요소로서 ARM Cortex-A15를 기반으로 한 듀얼 코어 또는 쿼드 코어 디바이스이다. 이들 디바이스 제품은 높은 수준의 성능, 신뢰성, 전력 효율을 필요로 하는 임베디드 산업용 및 컴퓨팅 애플리케이션에 이용하기에 이상적으로 적합하다.
가치의 문제
제품 설계자들은 자신의 애플리케이션에 이용하기 위한 프로세싱 플랫폼을 선택할 때 궁극적으로‘가치’를 따져보게 된다. 될 수 있으면 설계자들은 성능과 사업적 측면의 모든 목표(출시 시간, 납기 신뢰도 등)를 달성하고자하며 단순히 컴포넌트 차원에서가 아니라 시스템 차원에서 모든 것을 고려한다. 시스템 차원에서 가치를 고려함으로써 등장한 한 가지 솔루션이 바로 시스템온칩(SoC)이라 할 수 있다. SoC는 경제성 뛰어난 실리콘으로 이전에 이산적이었던 다수의 기능들을 통합하고 이러한 통합과 동시에 적정한 수준의 프로세싱 성능을 조화시킴으로써 높은 가치를 제공한다.
모든 업체들이 동일한 혹은 근본적으로 동일한 프로세싱 코어를 이용한다면 장비 설계자들이 여러 업체들 중에서 자신의 애플리케이션에 이용하기 위한 디바이스를 선택하기란 결코 쉽지 않은 일이다. 모놀리식 단일 코어프로세서를 이용하던 시절에는 디바이스들이 어떻게 차별화하고 있는지 이해하기가 훨씬 더 수월했다. 클록 속도와 가격이 신뢰할 수 있으며 이해하기 쉬운 지표를 제공했으며 이를 일차적인 지표로 해서 상대적인 성능을 판단할 수 있었다. 하지만 멀티코어는 이러한 분석을 훨씬 까다롭게 만들었으며, 많은 멀티코어 구현에서 볼 수 있듯이 시스템 성능은 이제 단지 CPU(central processing unit) 속도나 코어 수와 연관 지을 수 없게 되었다. 오늘날의 멀티코어 시대에 차별화는 칩 아키텍처에 있게 되었으며 아키텍처가 어떻게 코어들의 프로세싱을 원활하게 하거나 방해하는가에 달려 있게 되었다.
풀 프로세싱 조건
TI의 키스톤 아키텍처를 채택한 디바이스는 풀 프로세싱 조건을 달성한다. 이는 다시 말해서 모든 프로세싱 요소가 모든 시간에 각자의 최대 역량에 근접하게 동작할 수 있게 한다는 것을 의미한다. 아키텍처 내의 어떤 것도 방해나 지연시간을 일으킴으로써 최대치의 역량 달성에 부정적으로 영향을 미치지 않는다는 것을 의미한다.
코어와 메모리
AM5K2E02와 AM5K2E04 프로세서는 1.25GHz~1.4GHz의 주파수로 동작하는 ARM Cortex-A15 코어를 채택하고 있다. TI는 ARM에서 제공한 대로의 표준적 Cortex-A15 코어를 이용한다. 일부의 ARM 기반 디바이스 업체들에서는 ARM으로부터 코어 IP를 라이센스한 다음에 이를 수정함으로써 표준적 제품에 비해서 성능 상의 우위를 얻고자 하나 그 차이는 아주 근소한 수준에 머물고있다. 그런데 이러한 맞춤형 코어는 비록 ARM의 IP로부터 도출한 것이기는 하나 ARM 개발 툴 및 소프트웨어 에코시스템과 완벽하게 호환 가능한 것이 아님으로써 전용적인 툴과 개발 작업을 필요로 할 수 있다. 그럼으로써 출발점에서부터 ARM 코어를 이용할 때의 중대한 이점 하나를 빠트리고 있는 것이다. 바로 방대한 ARM 에코시스템의 소프트웨어와 툴을 이용할 수 없다는 것이다.
TI는 코어 자체를 수정하는 것이 아니라 키스톤 아키텍처를 이용해서 코어로 데이터를 들여보내고 내보내는 능력을 강화함으로써 코어 성능을 향상시키고 있다. 이를 위해서 ARM의 128bit AMBAⓡ 버스 인터페이스를 TI의256bit CorePac 인터페이스로 강화하고 있다. CorePac의 256bit 인터페이스는 키스톤의 MSMC(Multicore Shared Memory Controller)와 연결된다. CorePac-대-MSMC 인터페이스는 코어의 클록 레이트로 동작한다. 반면에 ARM의 AMBA 인터페이스는 통상적으로 코어 클록 레이트의 1/3로 동작한다. MSMC는 버스 폭을 두 배로 올리고 클록 레이트로 동작함으로써 실제적으로 시스템 내에서 모든 A15 코어의 쓰루풋을 두 배로 향상시킨다.
CorePac의 코어 클록 레이트와 256bit 인터페이스가 온칩 인커터커넥트 대역폭을 두 배로 끌어올린다.
● A15 코어들로 메모리 코히어런시를 완벽하게 유지한다.
● SoC I/O의 코히어런시를 완벽하게 유지한다.
● 6MB 온칩 메모리를 제공한다.
● 64bit/72bit(ECC 지원) DDR3을 지원하며 8GB의 어드레서블 메모리를 이용할 수 있다.
입력/출력
I/O 인터페이스의 역할은 프로세싱 요소들로 데이터를 보내서 물리적으로 외부적 장치로 영향력을 행사하거나 수정된 데이터를 전송하는 것이다. AM5K2E02/04프로세서는 이 일을 수행하기 위해서 다음과 같은 여러 유형의 고성능 인터페이스를 포함하고 있다:
● 8개의 1Gbps 스위치드 이더넷 포트
● 2개의 10Gbps 이더넷 포트 (AM5K2E04)
● 각기 2개 레인인 2개의 PCIe Gen2 컨트롤러
● 4개의 하이퍼링크 포트
AM5K2E02/04 프로세서는 또한 다음과 같은 저속 인터페이스를 포함하고 있다:
● EMIF 16
● 2개의 USB3 포트
● 3개의 SPI 인터페이스
● 3개의 I2C 인터페이스
● 2개의 UART
● TSIP
위에서 언급했듯이 I/O 포트들로 캐시 코히어런시를 유지함으로써 프로그래머의 메모리 관리 작업을 크게 간소화한다. 그런데 이 뿐만이 아니고 또한 이들 인터페이스가 어떻게 프로세스를 획득하고 데이터를 전송하는지에 있어서 차별화를 이루고 있다. 아래에서 TeraNet과 패킷 가속화기 및 보안 가속화기 부분에서 바로 이에 관해서 설명하고 있다.
TeraNet
TeraNet은 SoC의 프로세싱 요소들과 I/O 사이에 인터커넥션을 제공하는 계층적 2.2Tbps 온칩 네트워크이다. 계층적 구조로서 일대일 대응적 스위치 패브릭의 높은 전력 소모를 필요로 하지 않고서 완벽한 상호접속을 가능하게 한다. TeraNet은 MSMC의 외부 메모리 경로와 병렬로 동작한다. 그러므로 동시적인 메모리 액세스로 인해서 온 칩데이터 이동이 방해를 받지 않는다. TeraNet의 전력 효율과 높은 용량이 AM5K2E02/04 프로세서가 최대치의 성능 역량을 달성할 수 있도록 중요한 역할을 한다.
패킷 액셀러레이터
액셀러레이터들은 키스톤 아키텍처의 프로세싱 요소로서 ARM Cortex-A15 코어로부터 반복적이며 MIPS 집중적인 프로세싱 작업 부담을 덜기 위한 것이다. 패킷 액셀러레이터는 자율적으로 네트워크 스위칭과 패킷 루팅을 수행한다. 출발지 경로와 목적지 경로를 알기만 한다면 A15 코어의 개입을 필요로 하지 않고 패킷 액셀러레이터가 알려진 어드레스 쌍을 이용해서 모든 후속적 패킷을 스위칭 또는 루팅한다. 이 고성능 하드웨어 서브시스템은 또한 IP 리어셈블리, 방화벽, 주소 검증, 체크 섬 계산 및 재계산 같은 추가적인 기능들을 수행한다.
보안 액셀러레이터
패킷 액셀러레이터와 긴밀하게 연관되어 있는 것이 보안 액셀러레이터다. 이 하드웨어 서브시스템은 IPSec이나 SRTP 같은 프로토콜의 다음과 같은 암호화 표준에 대해서 자율적인 인증, 암호해독, 암호화를 수행한다:
● 3DES
● AES
● CCM
● GCM
● DES CBC
● Kasumi
● Snow3G
● 기타
이들 액셀러레이터가 상당한 양의 프로세싱을 처리함으로써 A15 코어가 그 만큼 작업 부담을 덜고 다른 부가가치적인 애플리케이션 및 제어 프로세싱을 처리할 수 있다. AM5K2E02/04 프로세서는 1.5Mpps 및 4.2Gbps를 지원한다. 이들 액셀러레이터는 구성가능 프로세싱 요소이며, A15 코어와 마찬가지로 이들 가속화기가 모든 시간에 각자 최대 역량에 근접하게 동작할 수 있게 키스톤 아키텍처가 크기가 되어 있다.
산업용 애플리케이션에 적합
AM5K2E02/04 프로세서는‘헤드리스(headless)’ 산업용 애플리케이션에 이용하기 위한 것이다. ‘헤드리스’는 로컬 위치에서 사용자 인터페이스 화면이 달리지 않은 장비를 말한다. 많은 산업용 애플리케이션은 신뢰성에 대한 요구가 엄격하므로 이들 장비들로 다음과 같은 특징들을 갖추어야 한다:
● 모든 중요 메모리들을 ECC로 보호해야 한다.
● 산업용 등급 FIT(Failure in Time) 및 소프트 오류비율을 충족해야 한다.
● 산업용 온도 범위: -40℃~100℃(케이스 온도)
● Tjxn=105℃ 및 공칭 전압으로 100K POH(power-on hours: 파워온 시간) 수명
● 컴팩트한 27mm x 27mm 패키징
산업용 애플리케이션은 완제품이 안전성이나 보안 측면에서 민감할 수 있기 때문에 통상적으로 상업용 애플리케이션보다 더 높은 수준의 보안을 필요로 한다. 이러한 필요성을 충족하기 위해서 AM5K2E02/04 디바이스는 소프트웨어 IP 도용이나 디바이스 복제를 방지하기 위해서 보안 부트 등의 보안 기능을 지원한다.
AM5K2E02/04 프로세서의 보안 버전 제품은 IC 내의 보안을 지원하기 위해서 ARM이나 DSP로 보안상 민감한 코드를 그와 동시에 실행되는 덜 민감한 애플리케이션과 분리해서 보안적으로 안전한 환경으로 실행할 수 있는 하드웨어 기능들을 포함한다. 이러한 기능들로서 다음과 같은 보안 부트, 보안 저장, 런타임 보안 기능을 포함한다:
● ARM 코드나 DSP 코드를 보안 RAM으로부터 가져와서 안전한 환경으로 실행할 수 있다.
● 구성가능 하드웨어 방화벽을 이용해서 L1, L2, 공유 메모리, 주변장치들을 보호한다.
● 일회 프로그램가능 메모리를 이용해서 고객 고유의 키와 데이터를 저장할 수 있다.
● 외부적 힘에 의해서 고객 소프트웨어, 데이터, 실행 흐름을 조작하는 것을 방지하도록 JTAG 포트를 정지시킬 수 있다.
AM5K2E02/04 프로세서의 보안 부트 모델은 TI가 고객 보안 부트 키를 알 필요가 없다. 고객은 TI로부터 제공되는 일회용 부트 이미지를 이용해서 디바이스를 부트한 다음에 이 디바이스로 자사 고유의 키를 프로그램할 수 있다. 이 방법은 고객이 고유의 키를 TI와 공유할 필요가 없으므로 훨씬 더 안전하다.
요약
ARM 코어가 개방적이며 방대한 규모의 에코시스템에 힘입어서 특히 산업용 분야를 비롯한 임베디드 애플리케이션에 갈수록 더 널리 채택되고 있다. 가장 큰 ARM코어 공급 회사로서 TI는 SoC으로 표준적 ARM 코어를 통합하는 것에 있어서 풍부한 경험을 축적하고 있을 뿐만아니라 고유의 키스톤 II 아키텍처로 혁신적인 기능들을 포함시킴으로써 SoC의 전반적인 성능을 향상시키고 있다. 높은 메모리 대역폭, 고속 스위치 패브릭, 가속화기, 보안 기능 등의 이러한 혁신 기능들을 적용함으로써 키스톤 II ARM SoC은 시장에 나와 있는 여타 ARM 제품들과 진정한 차별화를 이루고 있다.
<반도체네트워크 11월>