약한 신호를 정밀하게 측정 가능한 동기 검파 활용법 - Technology

잡음층에 묻혀 있는 약한 저주파 신호는 측정하기가 어렵지만 변조와 로크인 증폭기 기법을 사용하면 높은 정밀도의 측정이 가능하다. 가장 간단한 방식은 두 이득 사이에서 변화하는 연산 증폭기를 로크인 증폭기로 사용하는 것이다.
이는 최저 잡음 성능을 구현하지는 않지만 단순한 DC 측정과 비교해 회로의 간단함과 낮은 비용이 아주 매력적이다.
글/루이스 오로즈코(Luis Orozco), 시스템 애플리케이션 엔지니어
아나로그디바이스

동기 검파는 다양한 계측 애플리케이션에서 잡음층 아래에 묻혀 있는 약한(Low level) 신호를 추출하는 데 유용한 기법이다. 아주 작은 저항값을 측정하거나, 배경 조명이 강할 때의 광 흡수나 반사를 측정하거나, 또는 심지어 잡음 수준이 높을 때의 스트레인 측정하는 경우가 대표적인 예이다.

다양한 전기 및 물리 시스템에서는 주파수가 DC에 가까워질수록 잡음이 증가한다. 예를 들어 연산 증폭기에서 1/f 잡음(1/f noise)이 있고 야외 광 측정 시스템이 태양이나 백열구, 형광등 등 기타 조명으로 인해 주변의 빛이 계속 변화하는 환경에 있다고 해 보자. 측정 기기를 이러한 낮은 주파수대의 잡음원으로부터 멀리 떨어뜨려놓을 수 있다면 SNR(signal-to-noise ratio)을 높이고 훨씬 약한 신호도 잡아낼 수 있다. 예를 들어 표면에서 반사된 빛의 양을 측정하고자 하면 몇 kHz의 광원을 변조함으로써 그렇지 않았을 때 더 낮은 주파수에서 잡음에 묻혀버릴 신호를 측정할 수 있다. 그림 1은 신호를 변조함으로써 잡음층 아래에 존재하는 신호와 복구 가능한 측정값을 가지는 신호 사이에 어떠한 차이가 존재하는지를 보여준다.

센서의 가진신호(excitation signal)를 변조하는 방법에는 몇 가지가 있다. 가장 쉬운 변조 방법은 가진신호를 반복해서 켰다 끄는 것이다. 이는 LED 구동, 또는 스트레인 게이지 브릿지로 가는 전압 같은 기타 여기(excitation) 유형에 적합하다. 특히 많은 분광 계측기에서 사용되는 백열구처럼 가진원(excitation source)을 전기적으로 변조하기 쉽지 않은 경우 유용하다. 이러한 경우 변조는 기계 디스크로 빛을 절단하는 것만큼 쉽다. 그림 1에서 신호를 복구하기 위해서는 관심 주파수 외의 모든 주파수를 제거하는 협대역 필터(narrow band-pass filter)를 설계해 신호의 진폭을 측정하면 된다. 그러나 사실상 개별 부품을 사용해 초협대혁(하이 큐, high Q) 필터를 설계하는 것은 무척 까다로운 일이다.

사양에서 극단적으로 좁은 대역의 필터가 요구된다면 이는 거의 불가능할 수도 있다. 그 대신에 동기식 복조를 사용해 변조된 신호를 DC로 다시 옮길 수 있다. 이 동안 레퍼런스 신호에 동기화되지 않은 기타 신호들은 제거한다. 이러한 기법을 사용하는 계측 방식을 로크인 증폭기(lock-in amplifier)라고 한다.

로크인 증폭기는 그림 2에 나타난 애플리케이션을 사용해 간단히 설명해볼 수 있다. 1kHz에서 변조된 광원을 측정면에 비추고 포토다이오드로 표면에서 반사되는 빛의 양을 측정하는 데 이때 반사되는 빛의 양은 축적된 오염물질의 양에 비례 한다. 레퍼런스 신호와 측정 신호 모두 사인파(주파수와 위상은 같으나 파장은 다르다)라고 가정해 보자. 또, 포토다이오드를 구동시키는 레퍼런스 신호의 파장이 고정되어 있고 측정 신호의 파장은 반사된 빛의 양에 따라 변한다고 가정하자(다른 애플리케이션에서 이는 측정하는 물리적 매개 변수에 따라 좌우된다). 두 개의 사인파를 증폭시키면 두 입력 사인파의 합과 차에서의 주파수 성분을 구할 수 있다. 이경우 두 사인파가 동일한 주파수를 가지며 등식 1을 통해 하나의 신호가 DC를, 나머지 신호가 원 주파수의 두 배값을 가지게 되는 이유를 확인할 수 있다(사인 값이 마이너스 값을 가진다는 것은 180°의 위상 변이가 있다는 뜻이다). 저역 필터는 신호의 DC 성분을 제외한 나머지를 제거한다.

이러한 기법을 사용할 때의 장점은 잡음 입력 신호를 고려할 때 더욱 명확해진다. 신호 증폭 단계의 출력은 여전히 DC로 돌아가는 변조 주파수일 때의 신호로 나타날뿐이며 이때 다른 주파수 성분은 기타 DC가 아닌 주파수로 움직인다.

예를 들어 그림 3은 50Hz와 2.5kHz의 강력한 잡음원과 1kHz에서 사인파로 변조된 약한 신호가 존재하는 시스템을 보여준다. 입력 신호를 레퍼런스 신호로 증폭시키면 DC의 신호 하나와 950Hz, 1.05kHz, 1.5kHz, 2kHz, 3.5kHz의 신호가 생성된다. DC 신호가 원하는 정보를 포함하므로 저역 필터를 사용해서 기타 주파수의 신호는 제거할 수 있다. 관심 신호에 가까이 있는 잡음 성분은 DC에 가까운 주파수에서 나타나므로 그 주변에 강한 잡음원이 없는 변조 주파수를 선택하는 것이 중요하다. 이것이 불가능하다면 긴 정착 시간을 포기하더라도 아주 낮은 차단 주파수(cutoff frequency)와 빠른 반응을 갖춘 저역 필터를 사용해야 한다.

실제 로크인 증폭기 구현

사인파를 생성해 신호원을 변조하는 것은 비현실적일 수 있으며 일부 시스템은 그 대신 구형파(square wave)를 사용한다. 구형파 가진(excitation) 신호를 생성하는 것은 사인파를 생성하는 것보다 훨씬 더 간단하다. 구형파는 아날로그 스위치나 MOSFET을 토글하는 마이크로 콘트롤러 핀만큼이나 간단한 장치를 사용해 생성할 수 있기 때문이다.

그림 4의 회로를 사용하면 하드웨어 기반의 로크인 증폭기를 구현하기가 쉽다. 마이크로컨트롤러나 기타 디지털 기기는 구형파 가진 신호를 생성하는데 이 신호에 센서가 반응한다. 포토다이오드의 경우 첫 번째 증폭기가 전류에서 전압으로 변환하는 변환기인 한편 스트레인 게이지 브리지에는 계측 증폭기가 필요하다. 센서를 반응시키는 바로 그 신호가 ADG619 SPDT 스위치를 조작한다. 가진 신호가 플러스일 때 ADG619는 증폭기의 이득값을 +1로 설정한다. 가진 신호가 음이면 ADG619는 증폭기의 이득값을 -1로 설정하는데 이는 본질적으로는 구형파의 마이너스 쪽을‘뒤집는’것이다. 수학적으로 이는 측정된 신호에 기준 구형파를 곱하는 것과 같은 값이다. 출력 RC 필터는 그 외의 주파수를 가진 신호는 제거하며 출력 전압은 측정된 구형파의 피크-투-피크 전압의 절반에 해당하는 DC 신호와 같은 값이다. 회로가 간단하기는 하지만 해당 작업에 적합한 연산 증폭기를 선택하는 것은 중요하다. 입력 AC 커플링 단계에서는 대부분의 낮은 주파수 영역의 입력 잡음을 제거하지만 마지막 증폭기로부터 발생하는 1/f 잡음과 오프셋 오류는 제거되지 않는다.

ADA4077-1은 이러한 애플리케이션에 이상적으로 적합한 0.1Hz~10Hz 사이에서 250nVp-p의 잡음, 0.55μV/℃의 오프셋 드리프트를 갖는다. 구형파 기반 로크인 증폭기를 사용하려면 단일 회로가 필요하지만 이때의 잡음 제거 성능은 사인파를 사용하는 시스템보다 떨어진다. 그림 5는 가진 신호와 레퍼런스 신호로 구형파를 사용하는 주파수 영역을 대표적으로 보여준다. 구형파는 기본파와 모든 홀수 고조파에서의 사인파를 무한히 더한 값이다. 동일한 주파수의 구형파 두 개를 곱하는 데에는 레퍼런스 신호의 각 사인 성분에 측정 신호의 각 사인 성분을 곱하는 과정이 수반된다.

그렇게 곱셈하면 구형파의 각 고조파에서 발생하는 에너지를 가지는 DC 신호가 발생한다. 홀수 고조파 주파수에서 나타나는 원치 않는 신호가 모두 제거되지는 않는다(어떤 고조파에 떨어지는지에 따라 신호의 크기가 줄어들기는 한다). 구형파 기반의 로크인 증폭기를 설계할 때에는 알려진 잡음원의 주파수나 고조파와는 다른 고조파의 변조 주파수를 선택하는 것이 중요하다. 예를 들자면 1kHz의 변조 주파수(50Hz의 20번째 고조파)를 선택하는 대신 50Hz나 60Hz의 고조파와 일치하지 않는 1.0375kHz를 선택하는 것이다. 이러한 단점에도 불구하고 그림의 회로는 단순하고 이사가 드는 비용이 낮다. 저잡음 증폭기를 사용하고 적절한 변조 주파수를 선택하더라도 DC측정 시 성능을 크게 향상시킬 수 있다.

단순하고 통합된 대안 장치

그림 4의 회로에는 연산 증폭기, 아날로그 스위치, 기타 개별 부품 외에도 마이크로컨트롤러에서 발생하는 기준 클록이 필요하다. 이 회로 대신 ADA2200 같은 통합 동기식 복조기를 사용할 수 있다. 그림 6은 ADA2200의 내부 블록을 보여준다. 여기에는 버퍼 이용 입력, 프로그램 가능한 IIR 필터, 멀티플라이어가 포함된다. 또한 레퍼런스 신호를 90°이동시키는 블록도 포함되는데 이 블록이 있어서 기준 클록과 입력 신호 간의 위상 변이를 측정하거나 이를 보상하기가 수월해진다. 이러한 작업의 장점은 다음 섹션에서 자세히 설명한다.
ADA2200을 사용해 로크인 검출 회로를 구현하기 위해서는 사용자가 원하는 기준 주파수의 64배에 해당하는 클록 주파수를 적용하기만 하면 된다. 프로그래머블 필터의 초기 설정값은 대역 통과 응답(band-pass response)을 위한 것이며 그림 4의 회로에서처럼 신호를 AC 결합할 필요가 없다. ADA2200의 샘플 아날로그 출력은 샘플링 레이트의 배수 주변에서 이미지를 생성한다. Σ-Δ ADC를 사용한 후, RC 필터를 사용하면 이러한 영상을 제거하고 신호의 복조된 DC 성분만을 측정할 수 있다.

구형파 로크인 회로 개선하기

그림 8은 구형파 변조 회로를 개선한 것을 보여준다.
구형파로 센서를 반응시킬 때 동일한 주파수와 위상을 가진 사인파로 측정된 신호를 곱하면 기본 주파수의 신호내용만이 DC로 이동하는 반면 다른 고조파는 모두 DC주파수가 아닌 쪽으로 이동한다. 이렇게 하면 저역 필터를 사용해 측정된 신호의 DC 성분 외의 모든 성분을 쉽게 제거할 수 있다.
추가로 발생하는 한 가지 문제점은 레퍼런스 신호와 측정 신호 간의 위상 변이가 있는 경우 두 신호를 곱했을때 위상에서 최적인 경우보다 낮은 진폭의 출력이 생성된다는 것이다. 이는 센서 신호 조정 회로에 필터(위상 지연을 야기)가 존재하는 경우 발생한다. 아날로그 로크인 증폭기를 사용할 때 이 문제를 해결할 수 있는 유일한 방법은 추가적인 위상 보상 회로를 레퍼런스 신호 경로에 포함시키는 것이다. 보상 회로의 추가가 간단하지 않은 이유는 다른 위상 지연을 보상하기 위해 회로를 조정해야 하고 회로는 온도, 성분 허용오차 등에 따라 달라질 수 있기 때문이다.

이에 대한 손쉬운 대안은 이차 곱셈 단계를 추가해 측정된 신호를 90°위상 변이된 레퍼런스 신호와 곱하는 것이다. 이러한 이차 단계를 거치면 신호는 입력신호의 위상 성분의 출력에 비례하는 신호가 발생된다. 이 개념은 그림 9에 나타나 있다. 두 번의 곱셈 단계를 거친 저역 필터의 출력은 입력의 동상(in-phase, I) 및 직각(quadrature, Q) 성분에 비례하는 저주파 신호로 나타난다. 입력 신호의 세기를 계산하기 위해서는 단순히 I 와 Q 출력의 제곱값을 더하면 된다. 이러한 아키텍처의 또 다른 장점은 가진/레퍼런스 신호와 입력 신호 사이의 위상을 계산할 수 있다는 점이다.

지금까지 다룬 모든 시스템은 센서를 반응시키는 레퍼런스 신호를 발생시킨다. 로크인 증폭기를 개선하는 마지막 방법은 외부 신호가 레퍼런스 신호의 역할을 하도록 하는 것이다. 예를 들어 그림 10은 광대역 백열구를 사용해 표면의 광학적 성질을 테스트하는 시스템을 보여준다. 이와 같은 시스템을 사용하면 거울의 반사율이나 표면의 오염도 같은 매개 변수를 측정할 수 있다. 기계적 쵸퍼 디스크(chopper disk)를 사용하면 전기 변조를 적용하는 것보다 훨씬 더 간단하게 백열광원을 변조할 수 있다. 쵸퍼 디스크에 인접한 저렴한 위치 센서는 구형파 레퍼런스 신호를 발생시켜 로크인 증폭기에 공급한다. 이러한 신호를 직접 사용하는 대신 위상 동기 루프를 사용하면 입력 레퍼런스 신호와 동일한 주파수와 위상을 가진 사인파를 생성할 수 있다. 이러한 접근 방식에서 한 가지 주의할 점은 내부적으로 생성된 사인파는 반드시 왜곡이 작아야 한다는 점이다.

개별 PLL과 멀티플라이어를 사용해 이러한 시스템을 구현할 수 있기는 하지만 로크인 증폭기 기능을 구현하기위해 FPGA를 사용하면 성능 면에서 몇 가지 이점이 있다. 그림 11은 FPGA로 구현한 로크인 증폭기를 보여준다. 이때 FPGA에는 ADA4528-1 제로 드리프트 증폭기와 AD7175 24비트 Σ-Δ ADC를 기반으로 한 프론트 엔드가 사용되었다. 이러한 애플리케이션에는 매우 높은 대역폭이 필요하지 않기 때문에 로크인 증폭기의 등가 잡음 대역폭을 50Hz로 설정할 수 있다.
다시 한 번 외부의 신호에 반응하는 센서가 테스트의 대상이 된다. ADA4528-1의 경우 잡음 이득이 20으로 설정되어 있어 ADC의 전체 범위를 활용할 수 있다(이 예시를 위해 임의로 설정). DC 오류가 측정에 영향을 미치지는 않지만 오프셋 드리프트와 1/f 잡음을 최소화하는 것은 여전히 중요하다. 이 값이 크면 사용가능한 동적 범위가 줄어들기 때문이며 증폭기의 잡음 이득이 높을 경우 이러한 경향이 특히 강하다.

ADA4528-1의 입력 오프셋 오류가 최악의 경우 2.5μV라고 하면 AD7175의 전체 입력범위는 10ppm에 불과하다(2.5V 기준). ADC로 변환 후 디지털 고역 필터는 DC 오프셋과 초저주파 잡음을 제거한다. 출력 잡음을 계산하기 위해서는 AD7175의 전압 잡음 밀도를 알아야 한다. 데이터 시트에는 Sinc5+Sinc1 필터를 사용하고 입력 버퍼를 사용할 수 있을 때 50 kSPS의 출력 데이터율에서 ADC의 잡음이 5.9μVrms라고 규정되어 있다. 이러한 설정에서 등가 잡음 대역폭은 21.7kHz이며 이때 전압 잡음 밀도는 40nV/ Hz이다.

ADA4528의 광대역 입력 잡음은5.9 nV/ Hz로 출력에서 118nV/ Hz로 나타나며 이는 다시 125nV/ Hz의 결합 잡음 밀도를 야기한다. 디지털 필터의 등가 잡음 대역폭이 50Hz에 불과하므로 출력 잡음은 881nVrms이다. ±2.5V의 입력 범위에서 이로 인해 시스템의 동적 범위는 126 dB이 된다. 저대역 주파수 반응을 조정함으로써 동적 범위와 대역폭 사이의 균형을 조율한다. 예를 들어 필터의 등가 잡음 대역폭을 1Hz로 설정하면 동적 범위는 143dB이 되며 대역폭을 250Hz로 설정하면 동적 범위가 119dB이 된다.

디지털 위상 동기 루프는 가진 신호(외부 신호, 또는 FPGA에서 생성된 내부 신호로 사인파일 필요는 없다)에 고정된 사인파를 생성한다. 레퍼런스 사인파의 고조파는 입력 신호와 곱해져, 고조파 주파수에 존재하는 잡음과 기타 원치 않는 신호를 복조하며 이는 두 구형파를 함께 곱하는 경우와 마찬가지이다(그림 5참조). 이러한 레퍼런스 사인파를 디지털로 생성하면 단순히 수치의 정밀도를 조정하는 것만으로 초저왜곡 신호를 상대적으로 손쉽게 생성할 수 있다는 장점이 있다. 예를 들어, 그림 12는 4비트, 8비트, 16비트, 32비트 정밀도를 사용해 디지털로 생성된 네 개의 사인파를 보여준다. 4비트의 정밀도를 사용했을 때의 성능이 그림 5의 경우와 크게 차이가 나지않는 것은 분명하나 수치의 정밀도가 높아지면 상황은 빠르게 개선된다.

16비트 정밀도에서 그 정도로 총 고조파 왜곡(total harmonic distortion, THD)이 낮은 아날로그 신호를 생성하는 것은 어려우며 32비트에서는 THD가 -200dB를 초과하므로 아날로그 회로를 이용해서 이러한 신호를 생성하기란 불가능하다. 또한, 이러한 신호들은 디지털로 발생시키는 것이기 때문에 완벽히 반복 재생시킬 수 있다. 일단 데이터가 디지털 영역으로 전환되어 FPGA에 들어가면 추가적으로 고려해야 하는 잡음이나 드리프트는 존재하지 않는다. 멀티플라이어를 거치면 저역 필터가 신호의 높은 주파수 성분과 동상 및 쿼드러쳐 성분을 제거한다. 필터의 등가 잡음 대역폭이 50Hz에 불과하다고 계속 가정할 경우 원래대로 250kSPS의 샘플링레이트에서 데이터를 전송할 이유가 없다. 이 과정의 마지막 단계는 동상 및 쿼드러쳐 성분으로부터의 입력 신호의 세기와 위상을 계산하는 것이다.

요약

잡음층에 묻혀 있는 약한 저주파 신호는 측정하기가 어렵지만 변조와 로크인 증폭기 기법을 사용하면 높은 정밀도의 측정이 가능하다. 가장 간단한 방식은 두 이득 사이에서 변화하는 연산 증폭기를 로크인 증폭기로 사용하는 것이다. 이는 최저 잡음 성능을 구현하지는 않지만 단순한 DC 측정과 비교해 회로의 간단함과 낮은 비용이 아주 매력적이다. 이 회로에서 조금 발전된 형태가 사인파 레퍼런스 신호와 멀티플라이어를 사용하는 것이지만 이는 아날로그 영역에서 구현하기가 까다로울 수 있다. 최적의 성능을 구현하기 위해서는 AD7175 같은 저잡음 고해상도 Σ-Δ ADC를 사용해 입력 신호를 디지털화하고 그 뒤 레퍼런스 사인파와 디지털 영역에 존재하는 로크인 증폭기의 모든 기타 요소를 생성하는 방식을 생각해볼 수 있다.

<반도체네트워크>