자일링스는 비바도^ⓡ 디자인 수트 2014.3(Vivado^ⓡ Design Suite 2014.3)과 프로그래머블 업계 유일의 SoC 강화 디자인 수트, SDK, 새로운 울트라패스트(UltraFast)^TM 임베디드 디자인 기법 가이드로 Zynq^ⓡ-7000 올 프로그래머블 SoC의 생산성을 크게 향상시켰다고 발표했다.

이번 릴리즈에는 강화된 비바도 HLS(High-Level Synthesis)와 IPI(IP Integrator), 새롭게 성능 모니터링과 시각화 기능이 내장된 SDK가 포함되어 있다. 새로운 울트라패스트 임베디드 디자인 기법 가이드를 함께 사용하면 10배이상의 생산성을 기대할 수 있다.
비바도 HLS의 향상된 기능은 C 기반 합성 및 강화부터 AMBA AXI-4 인터페이스 자동화 추론의 개선된 QoR(Quality-of-results)을 포함하고 있어 시간단축 및 통합 품질을 향상시킬 수 있다. 비바도 HLS는 C 알고리즘 스펙에서 바로 IP 생성과 검증이 가능하기 때문에 RTL 시뮬레이션보다 수 십 배는 더 빠르게 핸드코딩 RTL 및 검증에 필적하는 디자인을 빠르게 내놓을 수 있다. 1,000명 이상의 디자이너들이 사용하는 비바도 HLS는 점차 증가하는 하드웨어 구현형 SW 라이브러리 에코시스템도 지원하고 있다. 이렇게 강화된 비바도 디자인 수트 2014.3은 40가지 이상의 OpenCV 기능을 지원하고 있으며, 현재 자일링스 기술 벤처스 포트폴리오 회사와 얼라이언스 파트너인 Auviz Systems에서 이용이 가능하다.

개선된 비바도 IPI에는 스트리밍과 메모리 맵핑 API 인터커넥트 간의 접속 자동화를 포함하고 있으며, IP를 Zynq SoC 기반 시스템에 통합시키는 과정이 빠르고 단순해진다. 또한 이 비바도 IPI에는 자일링스 프리미어 얼라이언스 파트너 IP를 위한 푸시 버튼 IP 평가 요청이 새롭게 포함되어 있다. 새로운 2014.3에는 자이론(Xylon)TM logicBRICKSTM 평가 IP 코어가 새롭게 포함되어 있어 다른 파트너들을 향후 릴리즈에 추가할 수 있게 되었다. 이 새로운 logicBRICKS IP를 통하여 효율적인 그래픽 솔루션 IP를 신속하게 평가할 수
있으며 비바도 IP 카탈로그를 한 층 더 확대할 수 있다.

자일링스는 라이브 인-시스템 기기와 성능 시각화로 SDK(Software Development Kit)를 확장하여 시스템 성능의 병목 현상을 신속하게 찾아내고 예상 시나리오를 실행한다. 자일링스ⓡ의 SDK 2014.3는 FPGA 패브릭에서 작동하는 설정 가능한 AXI 트래픽 제너레이터를 제공해 개발 사이클에서 조기의 임베디드 소프트웨어를 개발할 수 있도록 도와 준다.
비바도를 위한 울트라패스트 디자인 기법을 보완하기 위하여 자일링스는 새로운 울트라패스트 임베디드 디자인 기법 가이드(UG1046)를 발표했다. 이 새로운 가이드는 디자인 팀(시스템 설계자, 소프트웨어 엔지니어, 하드웨어 디자이너)에게 모범사례를 제공함으로써 성공 예측을 가능하게 하고 Zynq 올 프로그래머블 SoC를 활용한 임베디드 시스템의 생산성을 향상 시킨다.

<반도체네트워크 11월 글/반도체네트워크 편집부>