설계 또는 유효성 검증 엔지니어는 생산 과정에서 칩을 테스트하는 고가의 복잡한 자동화 테스트 장비(ATE) 시스템을 이용하거나, 실제 반도체 실리콘이 설계의 기능적 요건을 만족하는지 확인하기 위해 벤치탑 기기로 필요한 장비를 구성할 수 있다.

반도체 유효성 검증을 위한 LabVIEW의 새로운 기능

글│한종훈, 한국내쇼날인스트루먼트 제품 마케팅 매니저

 새롭게 개발된 칩을 테스트 할 수 있는 옵션이 점차 제한되고 있다.

 설계 또는 유효성 검증 엔지니어는 생산 과정에서 칩을 테스트하는 고가의 복잡한 자동화 테스트 장비(ATE) 시스템을 이용하거나, 실제 반도체 실리콘이 설계의 기능적 요건을 만족하는지 확인하기 위해 벤치탑 기기로 필요한 장비를 구성할 수 있다.

 두 경우 모두 해결해야 할 문제들이 있다. ATE의 경우, SoC(Systems on a Chip) 또는 SiP(Systems in a Package)의 테스트 지점에 접근하는 경로가 숨겨지면서 기존에 디지털 테스트에 취하던 벡터 기반의 접근 방식의 효용성이 사라지고 있다. 이렇게 좀 더 복잡한 디바이스에는 더욱 심도 있는 시스템 수준의 기능 테스트가 요구되기 때문에 기존의 ATE는 부적절하다. 한편, 벤치탑 기기는 시스템 기능 테스트에서 오랫동안 우수성을 보였으며 설계 프로세스에서 더욱 풍부한 피드백을 제공하지만 일부 디바이스에 필요한 완전한 테스트 속도나 동일한 인사이클(In-Cycle) 응답을 얻는 것은 거의 불가능하다.

 PXI 플랫폼과 그래픽 기반 시스템 설계가 최근 크게 발전하여 반도체 유효성 검증을 위한 이러한 두 가지 접근 방식의 대안으로 제시되고 있다. 즉, NI Lab-VIEW 소프트웨어로 인하여 디바이스 테스트가 보다 쉬워지고 있다. 지난 수년 동안 PXI의 고속 디지털 I/O 성능이 ATE에 있는 핀 전자 장치의 성능과 경쟁하는 수준까지 향상되었지만 DC 소싱 성능은 지체되고 있다.

 새로운 NI PXI-4130 SMU(Source Measure Unit)는 이 부분에서 커다란 발전이 있었음을 단적으로 보여준다. 이를 고속으로 많은 채널과 연결해 주는 스위치와 결합시키면 대부분의 일반적인 파라메트릭 테스트 문제가 해결된다. 그래픽 기반 시스템 설계는 또한 기본환경의 에뮬레이션에서 디바이스를 테스트하는 최상의 방법이다. PXI FPGA 모듈 및 LabVIEW FPGA Module은 고성능 ATE의 HIL 테스트 성능을 능가하는 경우도 적지 않으며 저레벨의 칩 세부 정보를 추출하여 원래의 의도된 디바이스 기능에 대한 의미 있는 테스트를 제공한다. 이를 통해 현재 ‘프로토콜 인식 ATE’라고 불리는 즉, 디바이스의 의도된 목적을 인식하고 에뮬레이션하는 ATE에 솔루션을 제공하며, PXI 및 LabVIEW를 사용하여 엔진 제어 장치가 오랫동안 검증해왔던 방식과 같이, 재현된 기본 환경에서 칩의 기능적 유효성을 검증할 수 있다.

PXI를 이용한 DC 파라메트릭 측정

 칩에 필요한 자극을 주었을 때 올바로 응답하는지 검증하기 전에 디바이스 생산 자체의 유효성을 검증하기 위해 일단의 측정이 수행된다. 여기에는 CMOS 트랜지스터와 보호 다이오드의 성능을 검증하고 전류 인출 및 누설 등을 확인하는 작업이 포함된다. 이러한 테스트를 보통 ‘파라메트릭’ 테스트라고 하며 DC 및 AC 특성이 이에 속한다.

 DC 측정을 위해 파라메트릭 측정 장치(PMU) 또는 SMU와 같은 디바이스는 칩의 개별 핀에 전류와 전압을 강제 인가하고 결과를 측정해야 한다(그림 1참조).

그림 1. 엔지니어는 NI PXI-4130 SMU를 사용하여 매우 정밀하게 전압 및 또는 전류를 강제 인가하고 결과를 측정하는 식으로 PXI 플랫폼에서 일반적 파라메트릭 테스트를 수행할 수 있다.

 PXI-4130은 단일 슬롯, 3U PXI 모듈의 프로그래밍 가능한 고성능 SMU이다. 이 모듈에는 원격(4 와이어) 감지를 통합한 Four-Quadrant ±20 V 출력의 단일 절연 SMU 채널이 있다. 5가지 전류 범위로 각각 10 및 1 nA까지 소스 및 측정 분해능을 제공하는 이 고정밀 기기는 다음과 같이 반도체 디바이스에 필요한 많은 표준 DC 파라메트릭 테스트를 수행할 수 있다.

·V_OH 및 I_OH
·V_OL 및 I_OL
·I_IL 및 I_IH
·I_DD 전체, 정적 및 동적
·단락된 출력 전류
·개방 및 단락

 이러한 테스트 중 대부분은 다음과 같은 형태의 테스트 시퀀스를 사용한다. (V_OH의 경우)

1. 디바이스를 출력-높음 상태에 놓는다.
2. SMU로부터 -4 mA를 강제 인가한다.(SMU가 부하로 작용)
3. 출력 핀에서 결과 전압을 측정한다.(2.4 V 이하로 떨어지면 불합격)

 이러한 DC 측정을 위해서 SMU를 각 핀에 연결하는 긴 수명의 고속 스위치 모듈도 매우 중요하다. 최근 출시된 NI PXI-2535 및 PXI-2536 544-교차점 FET 메트릭스 모듈은 PXI-4130 SMU를 수백 개의 테스트 지점에 연결해주고 초당 최대 50,000사이클의 스위칭을 수행할 수 있다. 그 밖에도 이 스위치는 FET 기술을 사용하여 움직이는 부품을 없애 수명을 반영구적으로 연장함으로써 생산 시스템이나 내구성이 강한 검증 스테이션에 매우 적합하다.

 이러한 제품은 파라메트릭 측정을 수행하는 PXI 플랫폼에 추가적인 중요한 성능을 제공한다. 파라메트릭 테스트를 마치고나면 칩의 기능 테스트로 넘어간다. 간단한 디지털 디바이스의 경우, 다수의 테스트 벡터를 칩으로 보내어 적합한 출력을 검증하기 위한 진리표를 거칠 수 있다. 그러나, SoC 및 SiP 등으로 디바이스가 더욱 복잡해짐에 따라 기능 검증 작업은 개별 구성요소에 접근하기 보다는 더욱 높은 레벨에서 칩과 통신하는 방식을 따르기 시작하고 있다.

 마이크로컨트롤러를 테스트하는 경우, 예상되는 응답을 측정하는 동시에 정확한 타이밍의 벡터 집합을 보내거나 단순히 부팅하고 일부 코드를 실행시키는 것이 더 효율적일까? 이 방식일 경우 칩 테스트는 조립된 보드의 테스트와 더욱 유사해지고, 더욱 더 시스템 기능적인 테스트 방식을 취하게 된다.

‘프로토콜 인식’ 또는 ‘미션 모드’ 반도체 유효성 검증

 마이크로컨트롤러의 경우나 SPI 또는 I2C와 같은 프로토콜을 통해 칩과 통신하는 경우까지도 테스터는 토커(Talker)와 리스너(Listener)의 역할을 수행하며 디바이스와 지능적으로 명령을 주고 받을 수 있어야 한다. 기본적으로, 테스터는 칩 주변의 환경을 에뮬레이션하여 디바이스가 사용 의도에 따라 작동하는지 테스트해야 한다(때로 미션 모드라고 함).

 이는 단순히 예상되는 결과를 생성하게 될 패턴 목록을 얻는 것이 아니라 테스터가 들어오는 패턴을 기반으로 판단을 내리고 적절히 대응해야 한다는 것을 의미한다. 이를 위해 보통 한 차례의 디바이스 사이클 내에서 판단을 내려야 한다. 프로토콜 테스터가 벤치탑 기기 형태로 존재하지만 이러한 상호 작용 수준을 얻기 위해서는 더욱 정교한 솔루션이 필요하다.

 Andrew Evans는 최근 캘리포니아, Santa Clara에서 개최된 2007 국제 테스트 컨퍼런스(ITC)에서 ‘새로운 ATE - 프로토콜 인식(The New ATE - Protocol Aware)’이라는 제목의 논문을 출간하며 실리콘 제공업체와 ATE 공급업체가 이러한 문제 해결을 위해 협력할 것을 호소하였다. 이 논문에서 그는 “에뮬레이션에 사용될 프로그램 가능한 로직이 필요하다. 이 로직은 기본적으로 FPGA로 구성되며 ATE 핀 전자 장치와 남은 ATE핀 사이에 상주하게 되는데, 이것이 바로 벡터메모리, 패턴/타이밍 생성기 및 포맷생성기이다.”라고 언급하였다.

 그래픽 기반 시스템 설계는 직관적으로 FPGA에서 디바이스의 기본 환경을 시뮬레이션 하는 방법이다. 엔지니어는 그래픽 방식으로 칩 주변의 시스템을 설계하여 환경을 시뮬레이션 할 수 있다. NI PXI-7831R R 시리즈 모듈용 LabVIEW FPGA와 함께 LabVIEW Statechart Module을 사용하여 SPI 통신을 구현하는 예를 고려해 보자. SPI 통신을 FPGA에 내장시키면 칩에 대한 토커와 리스너로 인사이클 응답이 가능해진다(그림 2참조).

그림 2. 반도체 디바이스의 복잡성이 증가하면서 이를 테스트하는 데 필요한 방법이 칩 테스트보다는 시스템 기능 테스트에 더욱 가까워지고 있다.

 이 예에는 5가지 고유한 단계가 있으며 일부는 각 데이터 비트에 대해 반복된다. 그림 3은 마스터 디바이스에 대한 LabVIEW Statechart(이 경우, 테스터 디지털 핀)를 보여준다. 위에 나열된 각 단계는 State Chart에서 5가지 상태로 세분된다. 각 상태는 FPGA가 출력하는 한 디지털 라인의 설정 또는 재설정에 해당한다.

그림 3. LabVIEW Statechart Module 은 인사이클 응답을 위해 코드 배포를 FPGA에 단순화시키고 오류 디버깅의 직관적 수단을 제공하여 그래픽 방식으로 SPI통신을 구현한다.

 상태 차트 다이어그램과 그래픽 기반 시스템 설계를 통해 엔지니어는 상태, 전환 및 이벤트를 정의하여 시스템을 구성할 수 있다. 오류 디버깅 시 엔지니어는 오류 발생 위치(발생한 상태, 전환 또는 이벤트)에 따라 그래픽적으로 오류를 확인할 수 있다.

 이는 소프트웨어 개발자가 기계언어를 보기보다는 고급언어를 디버깅하는 방식을 선호하는 것과 유사해서, 벡터를 테스트하는 것과 유사하다. LabVIEW 상태 차트 다이어그램을 생성한 후 엔지니어는 이를 PXI FPGA 대상에 직접 배포하여 테스트 대상 디바이스와 인터페이스를 구성할 수 있다.

 이런 식으로 엔지니어는 프로토콜 지능이나 인식을 각 디지털 핀에 내포시킬 수 있다.

더욱 직관적인 반도체 유효성 검증

 FPGA 기술과 함께 PXI-4130 SMU 및 PXI-2535/36 스위치는 핀에 Lab-VIEW의 기능을 활용하여 직관적이면서 높은 성능으로 파라메트릭 및 기능 검증 테스트를 수행할 수 있도록 지원한다. 이러한 기술을 통해 벤치탑 및 생산 ATE 시스템의 최장점을 결합시키는 반도체 유효성 검증 시스템이 구성된다(그림 3참조).