알테라, 고객의 다양한 설계 요구사항에 대해 맞춤화된 28nm 디바이스 포트폴리오 발표
성능, 전력, 비용에 대해 확대되고 있는 시스템 요구 충족
알테라 코포레이션(NASDAQ: ALTR)은 자사의 28nm 디바이스 포트폴리오를 발표함으로써 고객의 다양한 설계 요구사항에 대해 맞춤화된, 업계에서 가장 포괄적인 디바이스 옵션 세트를 제공할 수 있게 되었다. 알테라는 새로운 Cyclone V 및 Arria V FPGA 제품군과 최근에 확장한 Stratix V FPGA 제품군과 이전에 발표한 HardCopy V ASIC을 통해 고객들에게 확실하게 차별화된 솔루션들을 제공하고 있다.
알테라는 이 28nm 포트폴리오와 함께 트랜시버 기술, 제품 아키텍처, IP(intellectual property) 통합, 공정 기술에서의 이점을 활용하여 자사의 각 고객들이 직면하고 있는 다양한 설계 기술 과제들을 해결할 수 있도록 최적화된 솔루션을 제공하고 있다.
알테라는 다양화를 위한 이러한 장점들을 다음과 같은 방법으로 맞춤화(customized)하고 있다.
ㆍ트랜시버?알테라는 각 28nm 디바이스 제품군의 성능 범위에 맞게 자사의 검증된, 업계에서 앞서는 트랜시버 기술을 최적화했다. 알테라의 28nm 디바이스는 600Mbps에서 28Gbps까지의 트랜시버 속도를 지원한다.
ㆍ제품 아키텍처?성능 및 효율을 위해 최적화된 온-칩 메모리; 필요한 응용분야의 대역폭 성능과 비용 요구사항들을 지원할 수 있는 하드 및 소프트 메모리 컨트롤러; 성능을 위해 최적화된 하이-엔드, 미드-레인지 및 저비용 I/O.
ㆍIP 통합?고객의 비용, 전력, 성능 요구사항들을 충족시키기 위해서 알테라는 PCI Express (PCIe) Gen2 x1 및 x4, PCIe Gen3 x8, Interlaken, 40G/100G, 100 Gigabit Ethernet (100GbE) 등과 같은 다양한 시스템-레벨 IP를 하드 IP로 제공한다.
ㆍ공정 기술?가장 방대한 애플리케이션을 효과적으로 지원하기 위해서 알테라는 자사의 하이-엔드제품군(Stratix V FPGA)과 HardCopy V ASIC에 대해서는 TSMC의 28HP(28-nm High Performance) 공정 기술을, 그리고 저가형(Cyclone V FPGA) 및 미드-레인지(Arria V FPGA) 제품군에 대해서는 TSMC의 28LP(28-nm Low-Power) 공정 기술을 활용하고 있다. 28LP 공정은 또한 알테라가 비용, 성능, 저전력에 대해 최적의 균형을 제공할 수 있도록 지원한다. 하이-엔드 제품군에 28HP 공정 기술을 사용하는 것은 하이-엔드 애플리케이션이 필요로 하는 코어 및 트랜시버 성능을 제공하는 데 있어서 매우 중요하다.
알테라의 Cyclone V FPGA 제품군은 저전력 특성과 보드 스페이스(board space)가 주요 관심사항인 모터 제어, 디스플레이, SDR(software-defined radio) 등과 같은 애플리케이션을 위해 최적화되어 있다. Cyclone V 제품군은 이전 세대의 디바이스와 비교하여 40% 낮은 전체 소비 전력 특성, 최대 5Gbps에서 동작하는 12개의 트랜시버, 하드 PCIe Gen2 x1 블록, LPDDR2, 모바일 DDR 및 DDR3등을 지원하는 하드 메모리 컨트롤러를 제공한다.
가격, 저전력, 고성능 등에 대한 균형을 요구하는 원거리 무선 기기(RRU), 인-스튜디오 믹서, 10G/40G 라인카드 등과 같은 애플리케이션들을 목표로 하여 알테라는 자사의 Arria V FPGA 제품군을 발표했다. Arria V FPGA 제품군은 이전 세대의 디바이스와 비교하여 40%까지 전체 전력을 절감할 수 있기 때문에 DDR3 외부 메모리를 지원하는 하드 메모리 컨트롤러, 가변-정밀도 DSP 블록을 제공하는 효율적인 FIR(finite impulse response) 필터 등을 포함하고 있다.
Stratix V FPGA 제품군은 첨단 LTE 기지국, 하이-엔드 RF 카드, 군용 레이더 등과 같은 다양한 고대역폭 애플리케이션을 지원한다. 알테라는 진화하는 시장 요구사항들을 충족시키기 위해 Stratix V 제품군의 성능을 확장해 왔다. Stratix V GX FPGA의 최대 트랜시버 데이터 전송속도는 14.1Gbps로 개선하여 FiberChannel 1600 등과 같은 새로운 고속 프로토콜들을 지원할 수 있다. 뿐만 아니라, Stratix V GX FPGA의 집적도는 모놀리식 다이(monolithic die)에서 110만 개의 LE(logic element)로 증가하여 고객들에게 보다 높은 수준의 집적도를 제공한다.
HardCopy V ASIC은 낮은 NRE(Non-Recuring-Engineering)비용, 위험이 낮은 트랜시버 기반 ASIC에 대한 확장된 알테라의 리더십을 보여준다.
이전 HardCopy ASIC 디바이스와 비교하여 HardCopy V ASIC은 보다 높은 수준의 로직 및 메모리 집적을 통해 트랜시버, I/O, 코어 로직 등에 대해 향상된 성능을 제공한다. 이러한 새로운 성능들을 통해 HardCopy V ASIC은 이제 저전력, 단가 절감, 그리고 양산 시 향상된 SEU(single-event upset) 허용공차(tolerance) 등을 필요로 하는 양산 애플리케이션들을 보다 다양하게 지원한다.
알테라의 28nm 디바이스 포트폴리오는 CPLD, FPGA, HardCopy ASIC 설계에 대해 성능 및 생산성에 있어서 프로그래머블 로직 업계 최고의 소프트웨어인 Quartus II 개발 소프트웨어에 의해 지원될 예정이기 때문에 설계 생산성 증대에 대한 고객들의 요구를 해결할 수 있다. Quartus II 소프트웨어의 새로운 Qsys 시스템-레벨 통합 툴은 IP 통합을 단순화하고 ARM Cortex-A9 MPCore 하드 IP를 포함하는 업계에서 가장 광범위한 임베디드 프로세서 옵션을 제공한다.
알테라의 제품 및 기업 마케팅 담당 부사장인 빈스 후(Vince Hu)는 “알테라는 모든 설계가 독창적이며, 고객들이 특정한 요구사항들을 충족하면서 차별화할 수 있는 방법을 제공할 수 있는 적합한 기능 세트와 성능 수준을 제공할 수 있는 솔루션을 찾고 있다는 것을 인식하고 있다”면서 “28nm 포트폴리오의 경우, 알테라는 트랜시버 설계, 시스템-레벨 IP, 설계 툴, TSMC를 통한 공정 최적화 등과 같은 핵심 분야에 대한 지속적인 투자를 활용하여 업계에서 가장 광범위한 솔루션 세트를 개발할 수 있었다”고 말했다.