바이패스 스위치를 내장한 고선형 MMIC LNA - Product

(3.5GHz IEEE 802.16(WiMAX) 애플리케이션용)

여기서는 아바고테크놀로지스의 MGA-71543 단일 스테이지, 피드백 FET 증폭기를 사용한 3.5GHz WiMax LNA의 설계에 대해 설명한다. 이 LNA는 모바일 수신기의 프런트엔드 신호 증폭을 위해 사용된다. 수신기가 수신한 신호 세기는 기지국과 수신기 사이의 거리에 따라 달라진다.

글│Tan Chew Ean, 아바고 테크놀로지스

아바고 MGA-71543은 SOT-343 패키지에 바이패스 스위치를 내장한 GaAs MMIC 저잡음 증폭기이다. 이 디바이스가 바이패스 모드로 설정될 경우 이 회로는 전류 소비 없이 LNA의 입/출력 임피던스를 유지한다. 그러면 이 회로는 증폭기 모드에서 바이패스 모드로 변경될 때 매칭 변경이 거의 없어 이 두 모드에 동일한 Impedance 매칭 네트워크를 사용할 수 있다. 이는 증폭기가 듀플렉서들 사이 또는 필터들 사이에 사용되거나 듀플렉서와 필터 사이에서 사용될 때 편리하다.

여기서는 아바고테크놀로지스의 MGA-71543 단일 스테이지, 피드백 FET 증폭기를 사용한 3.5GHz WiMax LNA의 설계에 대해 설명한다. 이 LNA는 모바일 수신기의 프런트엔드 신호 증폭을 위해 사용된다. 수신기가 수신한 신호 세기는 기지국과 수신기 사이의 거리에 따라 달라진다. LNA는 수신기가 기지국에서 멀리 있는 경우 약한 수신 신호가 들어오면 저잡음 증폭을 수행하는 한편(가까운 기지국으로부터), 수신 신호가 강할 때는 내장된 바이패스 회로를 통하여 MGA-71543은 수신기 백엔드의 과부하를 피하기 위한 신호 감쇄를 이끌어 낸다. 이 바이패스 스위치의 또 다른 장점은 회로가 바이패스 모드일 때 낮은 전류를 소모한다는 점이며 이는 모바일 수신기의 배터리 수명을 연장하는 데 중요하다.

바이어싱

이 LNA 설계에는 +3V DC 전원과 10~11mA의 전류가 필요하다. 이것은 하나의 양 전원 공급만을 필요로 하기 때문에 소스 저항 바이어싱을 사용한다. LNA의 전류는 4번 핀에서 회로를 바이어스하는 데, 사용되는 저항 값에 따라 결정된다. 여기에서는 약 10~11mA로 전류를 설정하는 데 51Ω, 0402 저항이 선택되었다. 핀 3(RF 입력)은 Shunt 인덕터를 사용하여 DC 접지되는 반면, 핀 1과 핀 4는 디바이스 안정성 유지를 위해 적절한 값을 가진 바이패스 캐패시터를 사용한다. 3V의 전압이 핀 2(RF 출력)에 인가되고 바이어스 라인은 RF 바이패스된다. 10Ω 저항을 바이어스 라인에 배치해서 보드의 출력 안정성을 향상시킨다(그림 1).

Input 매칭

3.5GHz에서 마이크로스트립 길이 대 위상 변화(Phase Change)의 영향은 크므로 설계 시 충분히 고려되어야 한다. 그렇기 때문에 데모 보드에서 부품 배치는 중요하다. 한편, 이를 통해 마이크로스트립의 길이를 매칭 요소의 일부로 사용할 수 있다.

그림 2에서는 3.5GHz에서 MGA-71543의 최적 노이즈 매칭(?opt) 및 S11에 대한 입력 매칭 요소의 영향을 보여준다. 저잡음 작동에 맞게 설계를 최적화하려면 입력 매칭 네트워크는 Shunt 인덕터, Series 마이크로스트립 및 오픈 스텁으로 구성되어 50Ω의 포트 임피던스를 Гopt에 가까운 임피던스로 변환한다. Shunt 인덕터를 핀 3에 더 가까이(즉, 첫 번째 비아홀에) 배치하면, 입력 리턴로스 및 게인이 향상된다. Shunt 인덕터를 핀 3에서 약간 멀어지도록(첫 번째와 두 번째 사이 비아홀에) 조정하면 3.5GHz에서 노이즈 피겨를 약간 향상시킬 수 있다(구성요소 배치는 그림 17을 참조)

오픈 스텁은 입력 포트를 조정하여 Гopt에 더 가까이 위치하게 하여 노이즈 피겨를 보다 향상시킬 수 있다.

출력 매칭

출력 매칭 회로는 Series 인덕터와 그 뒤에 오는 Shunt 캐패시터로 구성된다. 구성요소의 값은 ADS 소프트웨어 및 실제 튜닝을 사용하여 결정된다. Shunt 캐패시터는 Series 인덕터에서 70mil 떨어진 곳에 배치한다(그림 3). 마이크로스트립 라인을 따라 Shunt 캐패시터를 움직이면 입력 또는 출력 리턴 로스가 향상되며, Shunt 캐패시터를 MGA-71543로부터 멀리 배치하면 입력 리턴 로스가 향상된다.

회로도 및 구성요소 배치

그림 3에서는 MGA-71543을 사용한 3.5GHz LNA의 회로도를 보여준다. 회로는 낮은 손실 유전 상수(εr = 3.48)를 갖고 고주파에서 우수한 성능을 제공하는 10mil 두께의 RO4350B 라미네이트상에 만들어 졌다. 10mil 두께의 RO4350B는 필요한 기계적 강도를 얻을 수 있도록 FR4 자재 위에 접합되었다.

바이패스 캐패시터 값 및 소스 리드로부터의 거리는 LNA의 입력 리턴 로스, 게인 및 안정성에 영향을 준다. 작동 주파수에서 낮은 임피던스의 바이패스 캐패시터는 높은 게인을 제공하지만 안정성은 낮다. 소스 리드에서 바이패스 캐패시터로는 0402 크기의 캐패시터를 권장하며, 기생 효과가 적은 소형 캐패시터는 회로 안정성을 향상시킵니다. 소스 리드에 가능한 가까이 C4, C5 및 R3를 배치시켜 회로 안정성을 유지해야 한다. 그림 17에서 보는 것처럼 불필요한 트레이스는 완전히 제거되어야 한다.

보드 레벨 RF 성능 및 바이패스 모드

그림 4~그림 8까지는 증폭기 모드와 바이패스 모드에서 RF 성능을 보여준다. 이 LNA는 3.5GHz에서 8dBm이상의 IIP3 및 12dB의 게인을 가진다. 소스 바이어스 저항(R3)만 제거하면 LNA를 바이패스 모드로 설정할 수 있다. 바이패스 모드에서 삽입 손실(신호 감쇄)은 약 6dB이다.

보드 레벨에서 3.5GHz 설계 성능은 표 1로 요약된다.

안정성

위에 나온 회로도의 k 팩터는 작동 주파수에서 1보다 약간 낮으며 최저 k 팩터는 2GHz에서 약 0.75이다(그림 9).

광대역에서 무조건적 안정성을 확보하려면 8.2Ω 감쇠 저항을 LNA의 출력에 배치한다. 수정된 회로도는 그림 10을 참조할 수 있다. 안정성 향상을 위해 2개의 100pF 바이패스 캐패시터는 각 소스 리드에 배치한다.

보드 레벨 RF 성능 및 바이패스 모드(Unconditionally Stable)

(그림 12~그림 18)

캐스케이드 설계

바이패스 스위치 내장 LNA는 외부 회로의 복잡성을 줄여 제조 비용 절감 및 보드 공간 절약을 보장한다. 이외에도, 2개의 LNA를 바이패스 스위치와 캐스케이드하면 수신기의 게인 상태를 제어할 수 있다. 그림 19에서 보는 것처럼 2개의 MGA-71543을 캐스케이드하면 증폭기는 3가지 모드, 즉 높은 게인, 중간 게인 및 바이패스 모드를 가지게 된다.

1차 스테이지 및 2차 스테이지 증폭기를 모두 증폭기 모드로 설정하면, 이 조합은 높은 게인과 저노이즈가 지원되는 증폭기가 된다. 스테이지간 네트워크를 다시 매칭하지 않고, 그림 10에 나온 회로도처럼 2개의 무조건적으로 안정적인 LNA을 캐스케이드하면 3.5GHz에서 21dB이상의 게인과 약 1.2dB의 노이즈 피겨를 갖는 증폭기를 생성할 수 있다. 입/출력 리턴 로스는 10dB 이상이며 작동 전류는 약 21mA이다.

강한 수신 신호에 높은 게인이 필요하지 않으면 2차 스테이지 증폭기를 바이패스 모드로 설정할 수 있다. 이 경우 초단 RF 성능을 유지하면서도 10mA 전류를 소모하며 전력 소비가 낮아진다. 강한 수신 신호의 경우 두 LNA 스테이지를 모두 바이패스 모드로 설정하면 신호가 감쇄되어 다음 스테이지의 오버로드를 방지할 수 있다.

<자료제공: 월간 반도체네트워크 2006년 05월호>