면적이 작은 토지의 이용 효율을 높이기 위해 아파트와 같은 고층 건물을 건설하는 것이 당연한 것처럼, 반도체 분야에서도 제한된 칩 면적의 2차원적 미세화기술의 한계를 극복하기 위해서 3차원 구조의 칩 개발이 대안으로 제시되고 있다.

물론 3차원 구조의 개념은 이미 패키징 분야에서 이용되어 왔지만, 기존의 방식은 각종 단자가 반도체 칩의 한쪽 면에만 배치되고 와이어 본딩을 이용하여 복수의 칩들의 신호 단자를 전기적으로 연결해주어야 하기 때문에 칩의 크기, 배선의 복잡성 및 전력소모 등에 있어서 문제점이 발생한다.

이러한 문제점들을 극복하기 위해서 반도체 기판 재료인 실리콘에 수직으로 관통하는 전극을 형성, 고층 건물의 엘리베이터와 같은 신호전달 경로를 제공하는 TSV(Through Silicon Via) 기술이 제안되었다.

이러한 TSV 기술은 회로의 집적도, 동작 속도, 전력소모 및 제조 비용 등에 있어서 매우 큰 개선 효과가 기대되어, IBM과 Intel에서 다중 프로세서 코어를 가진 칩 개발에 적용하고 있으며, NAND 플래시 메모리 분야의 경쟁자인 삼성전자와 도시바도 TSV 기술을 이용한 3차원 셀의 개발경쟁이 치열하다.

특허청(청장 고정식)에 따르면, 3차원 구조의 칩 개발을 위한 TSV 관련 기술의 특허출원은 최근 6년간(2003년~2008년) 111건이 출원되었는데, 2003년에는 7건에 그쳤던 것이 2008년에는 39건으로 꾸준한 증가세를 나타내고 있다.

국가별 비율은 한국이 63%, 일본이 32% 그리고 미국이 5%를 차지하고 있어 한국이 출원건수의 비율에서 우위를 점하고 있는 것으로 나타났다. 다만, 한국은 2006년에 들어서야 본격적인 출원을 하고 있어 3차원 셀의 기반 기술 선점에 대한 초기 노력이 경쟁국에 비해 다소 늦어진 것으로 보인다.

그러나, TSV 기술의 태동시기가 비교적 오래되지 않았고, TSV 기술의 파급효과에 비해 현재까지의 특허출원 규모가 작은 점을 고려하면 국내 반도체 업계에도 많은 기회가 남아있는 것으로 여겨진다. 지금까지 쌓아온 반도체 강국의 위상에 흔들림이 없기 위해서는 관련 업계의 지속적인 기술 개발노력이 더욱 절실히 요구되어진다.