인터리브 부스트 기법으로
효율성 향상시키기

벅 레귤레이터만 이용해도, 인터리브 부스트는 단일 위상 설계에 대해 뛰어난 성능 이점을 제공할 수 있다.
인터리브 부스트는 단일 위상에 비해 더 작고, 더 낮고, 효율적이다. 낮은 출력 리플 전류 때문에 출력 커패시터의 숫자가
감소되고 더 낮은 비용과 전력 소비의 이점을 제공한다. 통합형 입력 인덕터의 에너지 저장 요구조건은 상당히 줄어들게 된다.

                                                 글│John Betten & Robert Kollman, 텍사스 인스트루먼트

저전압 입력에서 더 높은 전압을 생성하기 위해 부스트 전원 공급장치를 보편적으로 사용하고 있다. 이런 전원 공급장치들의 전력 수요량이 증가하고 있어 단일 전력단은 잘 사용되지 않고 있다. 이 기고문은 분석적이고 경험적인 관점에서 단일 부스트 컨버터와 비교해 효율성, 크기 및 비용의 장점을 제공하는 인터리브 부스트 기법(Interleaved Boost Approach)을 제시하고자 한다. 250W의 단일 위상과 인터리브 부스트 전원 공급장치의 테스트 결과를 비교한다. 이로써 인터리브 부스트는 복잡도가 증가하지만 뛰어난 성능을 제공하고 있다는 것을 입증한다.

도입

여기서는 12V 입력과 7Ω(Amp) 출력에서 37V를 갖춘 잉크젯 프린터의 솔레노이드 드라이버용 전원 공급장치 토폴로지가 선택되었다. 전원 공급장치를 위한 입력 전류는 20Ω를 초과할 수 있다. 단일 전력단이나 다중 위상단이 적절한가에 대해서는 처음에는 분명하지 않다. 벅 레귤레이터를 이용함으로써, 전류는 이중의 전력단이 스트레스를 감소시키고 열을 발산시키도록 충분히 높을 수 있다. 이런 경우, 단일-위상과 이중 위상 부스트 토폴로지를 고려할 수 있다.

전원 공급장치의 요구조건은 표 1에 제시되어 있다. 이 전원장치는 실질적인 전류 서지(Surge)에 영향을 받기 쉽다. 이는 솔레노이드가 전압을 제공해 전원을 끊고 작은 마진 이내에서 원하는 출력 전압을 유지시키기 때문이다. 또한 효율성은 전력 손실을 최소화하고 수용할 수 있는 온도 상승을 유지시키기 위해 중요하다. 37V와 7Ω는 250W의 부하 전력 이상을 나타낸다. 91%의 효율성을 갖추고 있다고 해도, 전원 공급장치는 25W를 소비할 것이며, 여러 개의 히트 싱크를 사용할 것을 요구한다. 또한 특별히 정해진 요구조건이 없다고 해도, 전원 공급장치의 크기와 비용은 중요하다.

그림 1은 2개의 전원 공급장치를 비교한 것을 보여준다. 위쪽의 전원 장치는 단일 입력 인덕터를 갖춘 단일 위상 설계를 나타낸 것이며, 아래쪽 회로는 이중 위상 설계를 나타낸 것이다. 단일-위상 설계(상위 부분)는 PWB 면적의 대략 18스퀘어 인치를 필요로 하는 반면, 인터리브 설계(하단 부분)는 14스퀘어 인치를 필요로 한다. 이 2가지의 기법에서 면적의 가장 큰 차이점은 인덕터, 출력 커패시터 및 히트 싱크이다. 인터리브 인덕터의 최대 높이 또한 단일 위상 설계의 높이보다 더 낮다.

단일 위상 vs. 이중 위상

그림 2는 단일 위상 부스트 컨버터와 인터리브 부스트 컨버터의 회로도이다. 단일 위상 설계에서, 게이트 전압은 FET Q1에 적용되며, 이것은 드레인-투-그라운드의 잠재력을 가져온다. 이 방법은 인덕터 L1에 걸려있는 입력 전압을 사용해, 전류가 끌려 올라가게 된다. 이 시간 동안, 출력 커패시터 C2는 출력 부하 전류 조건상에서 단독으로 지원되어야 한다.
Q1이 꺼졌을 때, L1에 걸려 있는 전압 극성은 전류 흐름을 유지하기 위해 반대로 된다. 이것은 스위치 노드가 입력 전압보다 더욱 양성적으로 해 순방향 바이어스 다이오드 D1이 되면 출력 커패시터 C2를 충전하고 출력 부하 전류를 공급한다. 인덕터의 볼트-마이크로세컨드 제품은 Vout=Vin/(1-d) 관계식을 고려할 경우 d/fs¶Vin=(1-d)/fs¶(Vout-Vin)의 2개의 스위칭 상태의 각각을 위해 균형이 잡혀야 한다. 각 등식은 CCM(Continuous Conduction Mode)에서 유효하며, 이것은 항상 양성으로 남아있는 인덕터 전류로 정의된다.


그림 2에서 보는 것처럼, 인터리브 부스트의 각 위상은 위에서 제시된 단일-위상과 유사한 방식에서 작동한다. 2개의 전력단은 서로 다른 전력단에서 다른 위상으로 180도로 작동되어, 입력 및 출력 커패시터에서 리플 전류를 제거시킨다. 인터리브 부스트 방식은 각 전력단 사이에서 공유되는 역전류(Forced Current)를 사용한다. 따라서 전달된 전력은 전력단 사이에서 균형이 잡히게 된다. 이러한 과정 없이, 하나의 전력단은 다른 전력단에 비해 실질적으로 더 큰 전력을 전달하고 리플 제거 효과를 무효로 만들 것이다.

설계 분석

그림 3은 인터리빙을 통해 입력 커패시터 리플 전류 제거 효과를 보여주고 있다. 여기서, 위상이 다른 180도에서 작동하는 2개의 전력단은 피크-투-피크 리플 전류를 2:1로 감소시킨다는 것을 볼 수 있다. 인터리브 부스트의 통합된 입력 리플 전류는 단일 위상 입력 리플 전류의 전류와 동일하기 때문에, 2개의 위상 설계에 대한 개별적인 위상 리플 전류는 단일 위상 설계만큼 커져 2배가 될 수 있다.
개별적인 인터리브 전력단은 단일 위상 설계로써 동일한 주파수, 즉 100KHz에서 작동한다. 그러나 제거 효과 때문에, 효율적인 입력 및 출력 리플은 200KHz이다. 100KHz와 리플 전류의 2배가 되는 주파수는 인터리브 설계 연산에서 사용되며, 단일 위상 설계로 인덕터스 값의 절반에 해당하는 값을 생성한다. 이중 위상 설계의 효율적인 입력 커패시터 리플 전류가 단일 위상 설계 정도로 동일하기 때문에, 각 설계에서 사용되는 입력 커패시터의 숫자는 동일하다는 것을 명심하자.
리플 제거 효과는 부품을 감소시킬 수 있는 선택의 기회를 제공함으로써 설계에 이점을 제공한다. 양자택일로, 만약 단일 위상 설계와 동일한 값을 가진 2개의 인덕터가 사용될 경우, 입력 커패시터 요구조건은 대신 50%까지 감소될 것이다. 부스트 설계에서, 인덕터 요구조건은 입력 커패시터의 요구조건보다 더욱 더 중요해지고 있는 추세이다.
인터리빙은 입력 커패시터처럼 유사한 방법으로 출력 커패시터에 이점을 제공한다. 그림 4는 단일 위상 출력 커패시터 리플 전류를 보여주고 있다. 이 설계에 대한 RMS 전류 파형은 대략 Ipp¶  (d¶(1-d))이다. 이것은 10Arms와 동일하다. 인덕터 기울기는 파형의 상단부분에서 볼 수 있으나, 전체 RMS 전류에 추가되지 않는다. 이 커패시터는 FET "on" 시간 동안 100%의 출력 전류를 제공한다. 그러나 "off" 시간 동안, Iout¶d/(1-d), 즉 +14A와 동일한 전류는 커패시터로 흘러 이것을 재충전시킨다. 알루미늄 전해질 출력 커패시터를 사용할 때, 커패시터 리플 정격 전류는 얼마나 많은 커패시터가 요구되는 가에 따라 결정된다.
그림 5는 인터리브 부스트의 개별적이고 통합된 출력 커패시터 전류를 보여주고 있다. 피크-투-피크 진폭의 위상 A와 위상 B 전류(인덕터 슬로프를 하나의 요인으로 포함하지 않는다)는 단일 위상 설계 전류의 절반에 해당한다. 이것은 출력 커패시터로 흘러가는 전류의 듀티 사이클이 단일 위상 설계에서 전류가 두 배가 되기 때문이다.
그림 5에서 통합된 즉 총 파형의 RMS 값은 5Arms이다. 이것은 출력 캡의 숫자의 절반을 사용하게 하면서 단일 위상 설계의 숫자와 동일한 리플 전압을 유지시키게 한다.
그림 6은 다양한 듀티 사이클에서 얻을 수 있는 리플 전류 제거를 보여준다. 수직 선은 작동 듀티 사이클을 나타내며, 단일 회로와 인터리브 부스트 회로 사이에서 얻어지는 RMS 전류의 2:1 감소를 보여준다. 50% 듀티 사이클이 완벽한 제거 기능을 제공할 수 있다는 사실은 흥미롭다.
그림 7과 그림 8은 단일 위상과 인터리브 부스트 컨버터를 위한 통합 설계를 보여준다. 단일 위상 설계에서, 전압 모드에서 작동하는 UCC38C43은 한 쌍의 MOSFET을 구동시킨다. 부스트 컨버터를 이용한 단락 회로의 경우 출력 전류를 제한하는 방법이 없기 때문에, 과전류 보호 회로를 갖춘 TPS2490 핫 스왑이 사용된다. 이것은 테스트 기간 동안 밝혀졌듯이 과전류 오류 조건 동안 전류 흐름을 정지시키는 방법을 제시한다.
그림 8은 UCC38220 컨트롤러를 이용한 인터리브 설계를 보여주고 있다. FET 전류는 Q5와 Q7 드레인 리드에서 소형의 저가형 전류 센스 트랜스포머를 사용해 감지된다. UCC28220은 위상 간 공유되는 동일한 전류를 이용한다. 정류기에서 감소된 전류는 히트 싱크의 필요성을 없애주며 어셈블리 비용을 감소시킨다.

실험 결과

2개의 설계는 효율성, 입력 및 출력 리플 전압, 과도응답의 부하에서 비교되었다. 대부분의 경우에서, 이중 위상 접근방식이 단일 위상 방식보다 더 우수한 성능을 나타낸 것을 알 수 있다.

그림 9는 2가지 방식 간의 효율성 비교를 나타낸 것이다. 두 방식 모두 91%의 효율성 목표를 준수한다. 그러나, 전체 부하에서, 이중 위상 접근방식이 2% 이상의 향상된 효율성을 보여주고 있다. 이것이 실질적이지 않을 수 있다 해도, 두 전원 공급장치 간의 손실 차이점은 상당하다. 단일 위상 설계는 23W를 소비하는 반면, 이중 위상 접근방식은 16W만 소비한다. 이것은 열 손실에서 30% 감소되는 것으로 히트 싱크 선택 및 온도 설계에서 분명한 영향을 미칠 것이다.

단일 위상 곡선은 초기에 최대치를 기록한 다음 급속하게 하강하기 시작한다. 이는 상당한 전도 손실을 갖는 설계 특징 중의 하나다. 두 설계 간의 커다란 차이점은 인덕터, 부스트 다이오드, 출력 커패시터, PWB의 손실이다. 표 2는 인덕터의 요구조건과 설계 성능을 비교한 것을 보여주고 있다. 앞서 언급했듯이, 이중 위상 접근방식은 단일 위상 접근방식보다 훨씬 더 적은 인덕턴스를 사용하며 각 인덕터는 전류의 절반을 전송할 것이다.
인덕터의 용량은 에너지 저장 조건과 온도 상승에 의해 결정된다. 에너지 저장은 ½¶L¶I2에 의해 결정되며 표 2는 단일 위상 설계의 에너지 저장이 이중 위상 접근방식이 에너지 저장의 5배라는 사실을 보여준다. 이것은 인덕터의 온도 상승이 동일하게 유지될 경우, 단일 위상 인덕터가 5배 더 크다는 것을 의미한다. 에너지 밀도를 동일하게 유지시키는 것보다는, 여기서는 더 높은 온도 상승이 가능하도록 선택한다.
여기서 손실이 더 큰 인덕터를 사용함으로써 단일 위상 설계의 효율성을 희생시켰다. 그 결과, 단일 위상 설계에서 손실은 약 5W가 더 높았다. 출력 커패시터는 전력 손실 차이의 1W 정도에 달했다. 각각의 출력 커패시터에서 리플 전류는 약 100mW를 소비하며 단일 위상 접근방식은 이중 위상에 비해 6개 더 많은 커패시터를 필요로 한다. 이중 위상 방식은 전력단에서 2개의 다이오드를 사용하며, 전체 전류의 절반을 동일하게 공유하고 있다. 결과적으로 이중 위상 방식은 더 낮은 전압 하강의 특징이 있으며 그 결과 대략 1W 손실이 더 적게 된다.
입력 및 출력 전압 리플 측정은 그림 10에서 잘 나타나 있다. 단일 위상은 좌측 그림에 있으며 인터리브는 우측 그림에 있다. 출력 리플 전압을 보여주는 상단 트레이스는 몇 가지 주요한 포인트를 제시한다. 리플 전압은 출력 커패시터의 ESR을 통해 흐르는 인덕터 전류에 의해 주로 결정된다. 우측 트레이스는 인터리브 방식으로 달성된 더 높은 주파수 리플을 보여준다. 왼쪽 그래프에서, 리플의 상단 부분은 부스트 인덕터의 큰 값 때문에 거의 평탄하다. 오른쪽 그래프에서, 상당히 큰 기울기가 있다. 그 이유는 전력 스위치의 "off" 시간 동안 인덕터 전류가 큰 변화가 있기 때문이다. 하단 트레이스도 이중 위상 방식을 이용한 입력 리플 전압으로 달성되는 더 높은 주파수 리플을 보여준다.

결론

벅 레귤레이터만 이용해도, 인터리브 부스트는 단일 위상 설계에 대해 뛰어난 성능 이점을 제공할 수 있다. 표 3은 통합형 단일 위상 부스트 설계와 인터리브 부스트 방식을 비교한 것이다. 인터리브 부스트는 단일 위상에 비해 더 작고, 더 낮고, 효율적이다. 낮은 출력 리플 전류 때문에 출력 커패시터의 숫자가 감소되고 더 낮은 비용과 전력 소비의 이점을 제공한다. 통합형 입력 인덕터의 에너지 저장 요구조건은 상당히 줄어들게 된다.
이를 통해 마그네틱 볼륨, 높이, 소모가 감소될 수 있다. 다중 위상 방식은 30%까지 전체 소비전력을 감소시키며 면적이 더 큰 보드상으로 소비를 퍼지게 해 향상된 온도 관리를 실현시킨다. 다중 위상 방식의 주요한 결점은 회로의 복잡도가 추가되어, 각 위상 전류의 측정이 필요해 균형을 잡아야 하며 이때 제어 부품의 더 큰 숫자에서 볼 수 있다.


<자료제공: 월간 반도체네트워크 2007년 01월호>