LVDS는 소비자 가전 및 군사 애플리케이션에서 광범위하게 각광받고 있다. 특히, 다목적 인터페이스로 활용되도록 표준에서 규정하고 있으므로 LVDS 애플리케이션은 프로세스 향상 및 낮은 공급 전압을 요구하는 각종 기술에 발 맞추어 속하게 적응하며 확장할 수 있다. 이와 같이, LVDS 솔루션은 새로운 환경에 신속하게 적응할 수 있기 때문에 다양한 분야에 꾸준히 채택될 것으로 예상된다.
글│석상옥 마케팅 엔지니어, 한국내쇼날인스트루먼트

최근 고속 데이터 생성 및 처리에 대한 요구가 점차 증가하여 이제는 한 지점에서 다른 지점으로 데이터를 전송하는 능력이 전체 시스템 성능을 판가름하는 척도가 되었다. 그 결과, 이러한 고속 데이터 전송의 문제를 해결하기 위한 솔루션으로 LVDS가 각광받고 있다. 실제로 소프트웨어 정의 라디오(SDR), 고성능 데이터 컨버터, 고해상도 평면 패널 모니터 및 디지털 텔레비전 등과 같은 디바이스는 LVDS 기술을 통해 탄생되었다.

LVDS란?

LVDS(Low-Voltage Differential Signaling)는 고속 디지털 인터페이스로, 고속 데이터 전송 속도를 위한 낮은 전력 소비 및 뛰어난 노이즈 내성을 보인다. ANSI/TIA/EIA-644로 표준화된 이후, LVDS는 여러 다양한 애플리케이션 및 업계에서 응용되고 있다. ANSI/TIA/EIA -644 표준은 LVDS 인터페이스 드라이버 출력 및 수신기 입력의 전기적 특성에 대해서만 정의하고 있으며, 특정 통신 프로토콜, 요구되는 프로세스 기술, 매체, 전압 공급 등은 정의하고 있지 않다. 이와 같이 일부 애플리케이션에 특화되지 않아 다목적으로 사용할 수 있다는 장점 때문에 LVDS는 여러 분야의 상용 및 군사 애플리케이션에 채택되고 있다.

또한, 대역폭에 대한 까다로운 요구 증가로 인해 고속 LVDS 연결에 기반한 PCI Express, HyperTransport와 같은 고성능 기술이 등장하고 있다. 낮은 전력 소모, 뛰어난 노이즈 내성 및 다양한 상용(COTS) LVDS 컴포넌트가 사용 가능해짐에 따라 LVDS는 다양한 국방 및 우주항공 애플리케이션에서 고속 데이터 전송을 위한 안정적이고 장기적인 솔루션으로 각광받고 있다.

LVDS의 전기적인 특성

LVDS 표준은 LVDS 인터페이스의 트랜스미터 및 수신기의 전기적 특성을 정의한다. LVDS는 낮은 전압 스윙의 차동 신호를 사용하여 고속으로 데이터를 전송한다. 하나의 선을 사용하는 기존의 싱글 앤드 신호와 대조적으로 차동 신호는 두 개의 보완적인 선을 이용하여 신호를 전송한다.

다시 말해, 상반된 극성의 두 개 신호가 생성되고, 그 후 데이터 전송은 두 개의 신호를 서로 참조한다. 본 전송 구조는 데이터 전송 시스템에 접지만을 참조하는 싱글 앤드 시스템으로는 불가능한 대규모의 동위상 전압 제거 및 노이즈 내성을 제공한다.

그림 1은 일반적인 LVDS 트랜스미터를 나타낸다. 본 트랜스미터는 차동 쌍의 전송선을 통해 약 3.5mA의 전류를 제공하는 전류 모드 드라이버로 구성되어 있다. 수신기의 100Ω 터미네이션 레지스터는 수신기를 드라이버에 연결하는 전송선의 임피던스를 매칭하는데 사용된다. 본 터미네이션 레지스터의 임피던스를 전송선의 임피던스와 일치시키면 신호의 품질을 저하시키는 신호 반사를 줄일 수 있다.

터미네이션 레지스터는 또한 시스템의 보완 신호 사이에 경로를 제공한다. 수신기의 높은 입력 임피던스는 드라이버로부터 100Ω 터미네이션 레지스터로 3.5mA의 전류를 생성하여, 수신기 입력간 350mV의 전압 차를 발생시킨다. 드라이버 내 전류의 경로가 변경되면 수신기에서 터미네이션 레지스터를 통해 흐르는 전류의 방향 또한 바뀐다. 레지스터를 통한 전류의 방향이 전압 차의 +/- 여부를 결정한다. + 차동 전압은 로직 하이를 나타내며, - 차동 전압은 로직 로우를 나타낸다.

언급된 바와 같이 ANSI/TIA/EIA-644 표준은 모든 LVDS 디바이스가 준수해야 하는 스펙을 제공한다. 그림 2는 표준에서 정의된 주요 파라미터를 표시한 차동 신호를 보여준다.

첫 번째 파라미터는 차동 출력 전압(VOD)이다. 본 전압은 드라이버의 두 개의 출력 라인간 측정된 전압 차의 절대 값으로 247~454mV로 지정되어 있으며, 일반적으로 350mV이다. VOH 및 VOL은 각각 전압 출력 하이 및 전압 출력 로우를 나타낸다. 본 파라미터는 LVDS 디바이스용으로 명시된 것은 아니지만, 출력 상쇄 전압 범위(VOS)와 차동 출력 전압(VOD)을 통해 계산할 수 있다. VOH와 VOL은 그라운드와 관련된 드라이버의 출력 전압이며, 항상 수신기의 입력 범위 내에 있어야 한다.

표준에서는 수신기의 입력 전압 범위, VIN을 0~2.4V로 정의된다. 본 입력 전압 범위는 드라이버에서 예상되는 전압의 범위보다 큰 범위이다. 이 같은 차이는 동위상 노이즈(차동 쌍의 양쪽 라인에 존재)를 흡수하고 제거할 수 있는 능력을 부여하며, 또한 드라이버와 수신기 간의 오프셋을 가능하게 한다. 동위상 노이즈 제거에 관한 상세한 설명은 그림 3을 참조한다.

오프셋 전압은 차동 신호의 동위상 전압이며, 접지를 기준으로 한 차동 쌍 두 개 라인의 평균 전압을 의미한다. 표준에 명시된 VOS의 최소, 최대값은 각각 1.125V와 1.375V이며, VOS의 일반 값은 1.2V이다. 이 값은 전압 입력 범위, VIN의 중간 지점에 차동 신호를 위치시켰을 때의 값이다. 입력 전압 범위가 2.4V일 때, 1.2V를 중심으로 전압 스윙이 350mV이면, 신호에서 마진은 양쪽으로 각각 1.025V가 된다. 수신기는 이와 같은 마진 이내에서 효율적으로 동위상 노이즈와 접지 편이(Ground Shift)를 제거하게 된다.

또 다른 중요한 파라미터는 수신기의 문턱 전압 Threshold Voltage, VTH)이다. 문턱 전압 은 유효한 로직 상태로 표시될 수 있는 차동 신호의 라인간 최소 전압 차를 의미한다. 문턱 전압은 |100mV|로 정의된다. 따라서, 수신기가 로직 하이를 나타내기 위해 차동 쌍의 + 라인은 수신기의 - 라인보다 최소 100mV 커야 하며, 로직 로우를 나타내기 위해서 + 라인은 - 라인보다 최소 100mV 낮아야 한다.

다른 차동 기술과 비교하면 LVDS 및 관련 기술은 최저의 전압 스윙을 제공한다. 이러한 낮은 전압 스윙은 LVDS가 다른 데이터 전송 기술에 비해 매우 높은 데이터 속도를 구현하면서도 낮은 전력을 소비할 수 있는 이유이다. 스윙이 작을수록 더 적은 전력이 필요하며 로직 상태의 더욱 빠른 전환이 가능하다. 이는 전송 경로의 전체 데이터 대역폭에 있어 핵심적인 요소이다. ANSI/TIA/EIA-644에서 시스템 최대 데이터 전송량은 신호의 전송 횟수에 따라 달라진다고 명시하고 있다.

최대 출력 상승 및 하강 시간은 유닛 간격의 30%이다. 예를 들어, 시스템이 1Gb/s(유닛 간격: 1ns)로 분류되기 위해서는 신호의 상승 및 하강 횟수가 300ps (1ns의 30%) 보다 작아야 한다. 그림 4를 참조하여 다양한 차동 기술에 대한 전압 스윙을 비교할 수 있다.

LVDS 표준에서 정의된 또 다른 기능은 LVDS Fail-Safe이다. LVDS 인터페이스에서 Fail-Safe 스펙은 수신기가 특정 입력 상태하에서 로직 하이 레벨을 제공하도록 한다. 수신기는 다음과 같은 상황이 TRUE일 때 로직 하이를 출력한다.

․수신기가 파워 온일 때 드라이버가 수신기로부터 연결되어 있지 않거나, 파워 오프인 경우

․차동 쌍의 두 선이 단락인 경우

․수신기의 입력이 오픈 된 경우

본 Fail-Safe 모드는 예상치 않은 상황으로 인해 수신기가 잘못된 데이터를 공급받지 않도록 방지한다.

LVDS의 혜택 및 장점

LVDS는 차동 특성으로 여러 가지 고유의 혜택을 제공한다. 가장 기본적인 장점으로는 동위상 노이즈를 제거하는 능력이다. 차동 쌍의 두 개 라인이 서로 근접해 있을 경우, EMI와 같은 환경 노이즈는 각 라인에서 거의 같은 양으로 유도된다. 신호가 두 전압간의 차이를 읽기 때문에 노이즈가 차동 쌍의 양 라인에 공통적으로 나타나면 수신기에 영향을 주지 않는다.

이러한 방식으로 동위상 전압을 제거하므로 LVDS는 환경 노이즈에 덜 민감하게 되며, 근접하는 라인으로부터의 크로스 토크와 같은 노이즈 관련 문제를 해결한다. 결과적으로 LVDS는 노이즈 내성을 위한 적절한 임계점 유지를 위해 높은 전압에 의존했던 기존의 싱글 앤드 구조와 비교하여 낮은 전압 스윙을 사용한다.

LVDS의 차동 특성은 공통 전압 노이즈의 효과를 감소할 뿐 아니라, 노이즈 방출량 또한 줄인다. 차동 쌍의 인접하는 두 개 라인이 데이터를 전송하면 전류는 같은 방향 및 반대 방향으로 흐르고 양 방향에 전자기 필드가 형성되어 서로를 상쇄한다. 이 때 전자기 필드의 세기는 신호에 따라 운반되는 전류의 양에 비례한다. 따라서 LVDS 전송선의 낮은 전류는 상대적으로 더욱 약한 전자기 필드를 생성한다.

싱글 앤드 데이터 전송과 비교해 볼 때, LVDS 방식은 같은 수의 채널을 전송할 때 와이어 수가 두 배가 되는 단점이 있는 것으로 보인다. 하지만, 실제로 LVDS 애플리케이션은 트랜스미터와 수신기 간의 와이어 수를 대폭 줄일 수 있다. 왜냐하면, LVDS는 싱글 앤드에 비해 월등히 높은 전송 속도로 대용량 데이터를 단일 채널로 직렬 전송할 수 있어, 동일한 처리량을 획득하기 위해 낮은 속도로 여러 비트를 병렬로 전송하지 않아도 되기 때문이다.

즉, 느린 속도의 다채널 병렬 데이터는 고속의 단일 LVDS 채널로 직렬화할 수 있게 되었다. 이 때, 데이터는 수신기에서 Deserialized되어 낮은 속도의 병렬 채널로 분리될 수 있다. 직렬 변환기 및 병렬 변환기(SerDes)의 통합은 CameraLINK 및 PCI/PXI Express와 같은 여러 최신 애플리케이션에 사용되는 보편적인 아키텍처이다.

LVDS의 또 다른 혜택으로 LVDS 디바이스의 낮은 전력 소모를 들 수 있다. LVDS의 전류 모드 드라이버는 차동 쌍을 통해 일정한 3.5mA의 전류를 공급한다. 부하에서 전력 소모량은 다음과 같은 공식으로 계산된다. 즉, P = I2R은 전력이 전류 제곱과 저항의 곱과 동일함을 의미한다. 100Ω 터미네이션 레지스터를 따라 3.5mA의 전류가 흐른다고 가정하면 등식은 (3.5mA)2 x 100Ω = 1.2mW이 성립된다. 상대적으로, 다른 차동 데이터 전송 기술인 RS422는 부하에서 90mW의 전력을 소비한다. 기타 차동 신호 기술인 RS485, ECL, PECL 등 또한 LVDS 보다 훨씬 많은 양의 전력을 소모한다.

LVDS 애플리케이션

이미 LVDS 인터페이스가 적용된 다양한 제품 및 디바이스가 널리 사용되고 있다. 소비자 가전 업계의 여러 애플리케이션에서 이미 LVDS의 장점이 잘 활용되고 있기 때문이다. 오늘 아침 신문 기사를 평면 패널 디스플레이로 읽었다면, LVDS 연결이 사용된 그래픽 카드를 통해 보았을 것이다. 프린터, 디지털 복사기, 핸드폰의 경우도 데이터 전송을 위해 시스템 어디에선가 LVDS를 사용했을 가능성이 높다.

이 같은 애플리케이션은 높은 데이터 속도를 필요로 하며, 그 중 일부는 EMI용 FCC/CISPR의 엄격한 요구사항을 준수해야 한다. LVDS의 높은 데이터 속도 및 낮은 EMI 방출 특징은 여러 애플리케이션의 처리량 요구를 충족하는 동시에 EMI를 준수할 수 있다.

아날로그 디바이스 및 텍사스 인스트루먼트와 같은 고성능 아날로그-디지털 컨버터(ADC) 및 디지털-아날로그 컨버터(DAC) 제조 업체들은 더욱 빠른 샘플링 속도 요구에 부합하고자 LVDS 출력을 사용하여 높은 속도로 디지털 데이터를 전송한다. ADC의 주요 특징은 아날로그 신호를 그에 상응하는 디지털 신호로 정확하게 변환할 수 있다는 것이다.

변환기의 디지털 출력 노이즈 방사는 아날로그 프런트 앤드에서 에러를 유발함으로써 변환기의 전체 정확도를 저하시킨다. 높은 샘플링 속도에서 싱글 앤드 출력은 이와 같은 유해한 노이즈를 발생시킨다. LVDS 출력은 높은 데이터 속도를 유지하면서도 노이즈 방출을 줄일 수 있으므로 아날로그 프런트 앤드의 성능을 보호한다.

또한, 일부 제조업체에서는 LVDS 쌍에서 출력 비트를 직렬화함으로써 신호를 한 지점에서 다른 지점으로 전송하는 데 필요한 와이어의 수를 줄인다. 그 결과로 데이터를 병렬로 전송할 때 발생하는 스큐와 관련된 에러를 방지하여 정확도가 더욱 개선되었다.

LVDS의 낮은 노이즈 방출 및 높은 노이즈 제거 특징은 국방 및 우주항공 애플리케이션에 있어 실용적이며 신뢰할 수 있는 선택이 되었다. 이와 같은 애플리케이션은 진동과 노이즈가 심하며, 극도로 높거나 낮은 온도를 극복해야 한다. 항공전자 통신, 감시 및 정보를 위한 LVDS 인터페이스는 이러한 환경에서도 전송된 신호의 무결성을 보호한다. 또한, 표준이 광범위하게 채택됨에 따라 다양한 LVDS 컴포넌트 및 디바이스가 개발되어, 양질의 저가형 LVDS 파트를 구입할 수 있게 되었다.

구체적인 애플리케이션의 한 예로 SDR(Software-Defined Radio) 디바이스의 LVDS 사용을 들 수 있다. SDR 프로젝트의 주 목적은 시스템을 정의하는 소프트웨어의 교체만으로 통신 디바이스를 신속하게 변경하거나 업그레이드하는 것이다. 이 기술은 JTRS, 신호 감시, 스마트 안테나, 위성 지상국과 같은 여러 많은 애플리케이션에 채택되었다. LVDS는 앞서 설명한 여러 장점으로 인해 SDR 디바이스의 컴포넌트간에 안정적인 높은 데이터 전송 인터페이스로 사용된다.

테스트 시스템에서의 LVDS

LVDS를 사용하는 애플리케이션이 늘어남에 따라 LVDS 기반 애플리케이션의 테스트 필요성도 높아지고 있다. LVDS 디바이스를 테스트하는 한 가지 방법은 DUT를 위한 테스트 패턴을 생성 또는 분석하도록 FPGA를 갖춘 디바이스를 사용하는 것이다. 이 방법은 원하는 작업을 수행하도록 하기 위해 FPGA를 재 프로그래밍함으로써 테스터의 기능을 변경할 수 있는 유연성을 제공한다.

그러나, 이 방법에는 또한 난점이 있다. 일반적으로 FPGA 디자인은 애플리케이션에 특화되어 있어, 필드에서 적절하게 사용하기 위해서는 막대한 투자가 필요하다. 설계, 개발, 테스트, 검증 및 실행에 시간과 인력이 요구되는 FPGA는 테스트 엔지니어링 리소스의 효율적 사용이 아닐 수도 있다.

LVDS 테스트 시스템을 설계하는 또 다른 방법은 PXI와 같은 개방형 표준, 멀티 벤더 플랫폼에 기반한 모듈형 계측기 솔루션을 사용하는 것이다. PXI 모듈형 계측기를 이용하면 PC 기술의 장점인 저비용, 편리한 사용 및 유연성의 혜택을 자동적으로 누릴 수 있다.

최근 출시된 NI PXI-6561 및 PXI-6562 디지털 웨이브폼 발생기/분석기는 LVDS 디바이스 테스트에 있어 모듈형 솔루션을 제공한다. LabVIEW 및 Lab-Windows/CVI와 같은 친숙한 산업 표준 측정 및 자동화 소프트웨어는 PXI 디지털 웨이브폼 발생기/분석기 디바이스를 컨트롤하는 데 사용된다.

NI Digital Waveform Editor와 같은 시간을 절감해주는 소프트웨어 툴은 기존 테스트 패턴 편집, 새로운 테스트 패턴 생성, 수집된 디지털 웨이브폼 확인에 사용된다. NI Digital Waveform Editor는 PRBS(Pseudorandom Bit Sequence)와 같은 일반적인 테스트 패턴을 위한 Fill Pattern을 사용하여 파형을 생성하기 때문에 양질의 LVDS 테스트 시스템을 설계할 수 있을 뿐 아니라, 프로그램하는데 필요한 시간과 지식을 경감시켜 준다.

또한, 이러한 디바이스는 보편적인 SMC(Synchronization and Memory Core) 아키텍처를 공유하므로, 장비간에 서로 긴밀하게 동기화되어, 채널 카운트를 필요한 만큼 확장할 수 있는 솔루션을 구성할 수 있다.

요약

LVDS는 소비자 가전 및 군사 애플리케이션에서 광범위하게 각광받고 있다. 높은 데이터 속도, 낮은 전력 소비, 뛰어난 노이즈 내성 및 낮은 노이즈 생성 등의 장점으로 LVDS는 앞으로도 꾸준히 여러 애플리케이션에서 든든한 솔루션으로 자리매김할 것이다.

특히, 다목적 인터페이스로 활용되도록 표준에서 규정하고 있으므로 LVDS 애플리케이션은 프로세스 향상 및 낮은 공급 전압을 요구하는 각종 기술에 발 맞추어 신속하게 적응하며 확장할 수 있다. 이와 같이 LVDS 솔루션은 새로운 환경에 신속하게 적응할 수 있기 때문에 다양한 분야에 꾸준히 채택될 것으로 예상된다.

<자료제공: 월간 반도체네트워크 2007년 05월호>