레퍼런스 클럭의 역할과 데이터 지터에 대한 클럭 지터의 영향을 살펴보고, 전례 없는 기능과 더불어 랜덤 지터(RJ)와 정기적 지터(PJ) 구성요소 둘 모두에서 매우 낮은 RJ 측정을 소개한다. 또한 실시간 지터 스펙트럼 분석을 제공하여 설계 품질을 개선할 수 있도록 해주며 E5052B SSA에서 실행되는 애질런트 E5001A 고정밀 클럭 지터 분석 어플리케이션을 갖춘 새로운 측정 기법에 대해 설명한다. 총 2회에 걸쳐 소개한다.
글│Akihiko Oginuma, 부품 테스트 매니저, 애질런트 테크놀로지스

데이터 속도가 높아짐에 따라 클럭 지터 분석에 대한 요구도 증가했다. 고속 직렬 데이터 링크에서 클럭 지터는 송신기, 전송선 및 수신기의 데이터 지터에 영향을 미친다. 클럭 품질 보장의 측정도 발전했다. 지금 강조되는 것은 비트 오류율과 관련해 클럭 성능을 시스템 성능과 직접 관계 짓는 것이다. 본 고에서는 레퍼런스 클럭의 역할과 데이터 지터에 대한 클럭 지터의 영향을 살펴보고, 전례 없는 기능과 더불어 랜덤 지터(RJ)와 정기적 지터(PJ) 구성요소 둘 모두에서 매우 낮은 RJ 측정을 소개한다. 또한 실시간 지터 스펙트럼 분석을 제공하여 설계 품질을 개선할 수 있도록 해주는 E5052B SSA(Signal Source Analyzer)에서 실행되는 애질런트 E5001A 고정밀 클럭 지터 분석 어플리케이션을 갖춘 새로운 측정 기법에 대해 설명한다. 또한 설계 검증 프로세스 속도를 향상시키는 새로운 솔루션의 실시간 측정 기능도 다루기로 한다.

고속 직렬 어플리케이션에서 레퍼런스 클럭의 역활　　

그림 1은 레퍼런스 클럭의 주요 구성요소를 보여준다. 송신기는 일반적으로 낮은 속도의 병렬 신호 세트를 직렬 데이터 스트림으로 직렬화한다. 신호가 전파되는 송신 채널은 백플레인과 케이블을 조합한 것이다. 수신기는 입력되는 직렬 데이터를 해석하고 다시 클럭킹하며 일반적으로 다시 병렬 데이터 스트림으로 역직렬화한다.

이 같은 대부분의 설명에서 레퍼런스 클럭은 주요 참여자보다는 구성요소로 더 간주되지만 고속 직렬 데이터 시스템에서는 레퍼런스 클럭을 주요 구성요소로 호출해야 한다. 일반적으로 레퍼런스 클럭은 데이터 속도보다 훨씬 낮은 속도로 진동하며 송신기에서 곱해진다.

송신기는 레퍼런스 클럭을 사용하여 직렬 데이터 스트림의 로직 전환 타이밍을 정의한다. 레퍼런스 클럭의 특성은 전송된 데이터에 포함된다. 수신기에서는 두 가지 다른 일이 일어날 수 있다. 레퍼런스 클럭이 분배되지 않은 경우 수신기는 PLL(Phase Locked Loop) 등을 사용하여 데이터 스트림에서 클럭을 복구하고 이 클럭을 사용하여 시간에서의 샘플링 포인트의 위치를 지정한다. 레퍼런스 클럭이 분배된 경우 수신기가 데이터 신호와 레퍼런스 클럭을 모두 사용하여 샘플링 포인트의 위치를 지정한다.

클럭 지터가 송신기에서 발생한 데이터 지터에 미치는 영향

레퍼런스 클럭은 시스템 타이밍의 궁극적 소스다. 레퍼런스 클럭은 수신기를 위한 타임베이스를 제공하며 분산 및 비분산 클럭 시스템 모두에서 레퍼런스 클럭의 특성은 수신기의 클럭 복구 회로에서 재생성된다. 이제 클럭 지터가 시스템의 송신기에서 전파되는 방법을 살펴보겠다.

로직 전환 타이밍을 정의하려면 송신기가 레퍼런스 클럭을 적절한 인수로 곱해 데이터 속도를 얻어야 한다. 예를 들어, 100MHz의 레퍼런스 클럭과 5Gb/s의 출력 신호의 경우 송신기는 PLL을 사용하여 레퍼런스 클럭을 50의 인수로 곱한다. PLL 승수는 클럭의 지터를 증폭하며 자신의 고유한 지터를 제공한다. 이 지터는 주로 PLL VCO(Voltage Con-trolled Oscillator)에서 발생한 RJ이다. 인수 n을 통한 주파수 곱셈의 영향은 위상 노이즈 전력과 반송파의 비율을 n2로 곱한 것이므로 지터가 빨라진다.

송신기의 PLL 승수는 특정 주파수 응답을 가지며 이는 일반적으로 그림 3과 같은 2차 응답이다. 비균일 주파수 응답은 어떤 클럭 지터가 실제로 중요한가라는 흥미로운 질문을 제기한다. PLL이 완벽하며 0의 대역폭을 갖는 경우 모든 클럭 지터를 필터링하여 제거하며 송신기에 지터 없는 타임베이스를 제공한다. 물론 0의 대역폭은 무한 고정 시간을 의미하므로 절충이 필요하지만 PLL 대역폭이 좁을수록 레퍼런스 클럭으로부터 더 적은 지터가 데이터에 포함된다. 클럭이 원하는 BER로 시스템에서 작동하는지 여부를 판단하기 위해서는 지터 주파수 스펙트럼의 세심한 테스트가 필요하다.

현실에서 보여지는 지터 소스

현실에서 보여지는 고속 디지털 회로를 관찰해보면 그림 4와 같은 많은 지터 소스를 볼 수 있다. 앞에서 살펴본 바와 같이 클럭 신호는 자주 여러 IC에 분배되며 클럭 주파수를 곱하거나 나눌 수 있다. 수정 발진기로부터 수신되는 레퍼런스 클럭이 더 낮은 지터를 갖는다고 가정하면, 곱하거나 나누는 출력 클럭은 IC의 추가적 노이즈 또는 다른 디바이스의 간섭으로 인해 깨끗하지 않을 수 있다.

주요 오염원 중 하나는 스위칭 주파수가 일반적으로 100kHz~1MH인 스위칭 전원 공급기 노이즈로부터 비롯된 노이즈다. 스위칭 전원 공급기 노이즈가 클럭 신호 라인에 주입될 수 있으며 이 노이즈는 왼쪽 하단 그래프에 보이는 PJ로 관찰된다.

다른 정기적 지터 구성요소 소스로는 데이터 또는 클럭 라인으로부터의 간섭이 될 수 있으며 상호 변조 생성물이 클럭 라인에 주입될 수 있다. 이것도 PJ 구성요소로 관찰된다. PJ 구성요소가 클럭 주파수와 멀리 떨어진 곳에 표시되면, 이를 억제하기 위해 실제로 대역 통과 필터(또는 저역 통과 필터)를 삽입할 수 있다. 그러나 문제는 정기적 지터가 클럭 주파수에 가까워졌을 때이다. 고주파의 high-Q 필터는 구하기 어렵기 때문이다. 레퍼런스 클럭의 RJ의 경우에도 클럭 분할기가 광대역 노이즈를 추가하므로 그 결과 출력 클럭 신호의 RJ가 증가할 수 있다.

문제를 진단하기 위해서는 설계자가 회로의 물리적 레이아웃 및/또는 작동 조건에서 클럭 지터의 특성을 분석하는 것이 매우 중요하다.

애질런트, 3D 시뮬레이션과

EDA 플랫폼 통합으로 설계와 검증 󰡐가속화󰡑

애질런트테크놀로지스는 3D 시뮬레이터 EMDS(Electromagnetic Design System)를 ADS(Advanced Design System) EDA 소프트웨어 플랫폼과 통합했다. 애질런트 EMDS-for-ADS는 모듈, RF 보드 및 평면 안테나의 정확한 고주파수 RF/마이크로파 설계에 필요한 단계를 단축해 설계 및 검증 프로세스를 가속화한다.

애질런트 EEsof EDA 사업 본부장인 바트 반 헤크(Bart Van Hecke)는 󰡒설계자들은 레이아웃 구조를 다른 도면 환경으로 변환하며, 레이어 스택과 유전체 속성을 재정의하고, 포트 번호를 지정하며, 동적 소자를 통한 동시 시뮬레이션을 위해 S 파라미터 블랙 박스를 재연결하는데 많은 시간을 소모한다. 애질런트는 3D EM 시뮬레이터를 ADS 회로 및 시스템 설계 환경과 통합함으로써 레이아웃 변환의 필요를 없앴다. 이 통합은 ADS 회로 설계 환경에서 3D EM 시뮬레이션 또는 최적화를 시작하기 전에 설계자가 도면 파라미터화 또는 오류를 확인할 수 있도록 해주는 3D EM 레이아웃 미리보기를 제공한다󰡓 라고 말했다.

일반적인 회로 시뮬레이터와 비슷한 가격인 EMDS-for-ADS는 EM 전문가만을 위한 툴이 아니라, 완벽한 3D EM 시뮬레이션을 모든 ADS 커뮤니티의 사용자에게 제공한다.

EMDS-for-ADS는 DRO(Dielectric Resonator Oscillator), 나선형 인덕터 하의 캐비티, 멀티칩 모듈 및 기판에 연결된 배선, QFN(Quad Flat No Lead) 패키지에 장착된 회로, 휴대 전화 안에 일치하는 회로 요소가 있는 PIFA(Printed Inverted F Antenna) 안테나와 같은 비동질 평면 유전체를 통해 구축된 회로를 시뮬레이션할 때 특히 유용하다.

한편 EMDS-for-ADS는 커넥터, 패키지, 기계 부품 및 안테나와 같은 비평면 구조를 위한 고유의 완벽한 3D 도면 및 시각화 환경을 통해 3D EM 소프트웨어 플랫폼으로 독립적으로 사용할 수도 있다.

 
<자료제공: 월간 반도체네트워크 2007년 07월호>