산업용 이더넷을 위한
물리적 계층 설계 애플리케이션 ⑵

설계 시 고려해야 할 또 다른 사항은 바로 네트워크에서 다른 PHY 트랜시버와의 상호 운영성에 관한 점이다. 네트워크 디바이스의 상호 운영성은 멀티벤더 제품 상호 운영성 IEEE802.3u 테스트 템플릿을 완벽한 테스트를 거친 UNH-IOL(University of New Hampshire Interoperability Laboratory)에서 수행한다. 상호 운영성 테스트 승인을 통해 설계자는 제품이 둘 이상의 데이터 링크 레이어 패킷과의 상호 운영이 필요할 때 소프트웨어 상호 운영성 문제에 집중할 수 있다.

                          글│Jim Y. Wong, Tung Ngo, 내셔널 세미컨덕

산업용 이더넷 적용

마찬가지로 산업 자동화 부문에 대해 과거 30년 동안 센서, 액추에이터, PLC (프로그래밍 가능 로직 컨트롤러), 모터 구동 컨트롤러 및 기타 I/O 디바이스 같은 필드 디바이스 연결을 위한 주요 통합 요소로 Fieldbus 기술이 널리 사용되었다. Fieldbus 표준에는 As-Interface, CAN, DeviceNet, Foundation Fieldbus, Hart Protocol, Industrial Ethernet, Interbus, LonWorks, Modbus, Profibus 등이 포함된다. Fieldbus는 최근"하위 형태의 표준화"로 발전된 일반 용어이다. 이 표준화는 IEC 61158을 기반으로 한다. IEC61158 표준은 벤더별 솔루션 목록을 절충한 것이며 데이터 링크 층의 다음 8 종류를 규정하고 있다.

*Foundation Fieldbus H1
*ControlNet
*Profibus
*P-Net
*Foundation Fieldbus HSE(고속 이더넷 또는 100Mbit 이더넷)
*Interbus
*SwiftNet(보잉사를 위해 개발된 프로토콜로, 이후 사용되지 않음)
*WorldFIP

지난 몇 년 동안 산업 자동화 및 제어 고객은 기존 Fieldbus 네트워크와 함께 이더넷을 채택했다. 이러한 각 프로토콜에는 주소 헤더, 일부 함수 코드, 데이터 필드 및 체크섬이 있다. Fieldbus 패킷은 그림 8과 같이 UDP(사용자 데이터그램 프로토콜) 같은 IP 패킷으로 쉽게 캡슐화할 수 있다.


이러한 다양한 데이터 링크 층의 유일한 공통점은 신호 전압 진폭, 물리적 매체 연결(예: RJ45 또는 M12의 커넥터) 및 다른 전기 매개변수를 정의하는 ISO/OSI 모델의 물리 레이어이다. 하드웨어 관점에서 이는 별도의 설계 부분으로 취급할 수 있으며 이에 대해서는 다음 섹션 후반부에서 논의할 것이다. 또한 배선 토폴로지의 관점에서 라인, 트리 또는 스타는 대부분의 벤더들이 지원하고 있다. 데이터 링크 레이어라고도 불리는 다음 레이어는 아래 나열된 최상의 실시간 스키마를 지원하는 맞춤형 FPGA 또는 ASIC를 갖게 된다.

*패킷의 최단 크기에 대한 새 규칙을 만들고 패킷의 최대 크기를 제한하는 프레임 포맷 또는 패킷을 사용자 정의한다.
- 브로드캐스트, 멀티캐스트 또는 슬레이브 포트 간의 직접 통신을 지원하는 패킷 내 주소 헤더
- 여러 데이터그램을 하나의 긴 프레임에 포함시켜 전달 가능
- 패킷 우선순위 및/또는 서비스 품질과 가상 LAN, Cisco에서 개발한 스키마를 지원하는 추가 4바이트 태그 필드
- Fieldbus 패킷의 캡슐화 및 캡슐화 해제
*폴링 또는 타임 슬라이싱 알고리즘으로 CSMA/CD 매체 액세스 절차를 비활성화한다.
- 이는 시간이 중요한 등시성 데이터 전송을 위해 전용 시간 슬롯을 할당하고 비동기 데이터는 중요하지 않는 시간 슬롯에 예약하는 Ethernet Powerlink의 기본이다.
- 마스터-슬레이브 파티셔닝 및 동작

*마스터 컨트롤러는 포워딩 허브-리피터 컨트롤러 또는 주소 헤더 정보를 기준으로 프레임을 해당 디바이스로 리디렉션하는 저장/포워드 레이어 2 스위치 역할을 할 수 있다.
- 많은 IP는 메모리 스위치 패브릭과 메모리 버퍼 관리 조직에 유지된다
- 마스터와 슬레이브 사이의 흐름 제어 및 전이중 동작
- 스위치 패브릭이 모든 포트에서 동시 전송을 처리하고 와이어 속도로 동작할 수 있는 경우 이를 비차단 스위치라고 한다.

*마스터 패킷에 응답하는 슬레이브 컨트롤러 및 RS232 또는 RS485 포트를 통해 호스트를 제어할 수 있다.
*슬레이브 컨트롤러는 캡슐화된 데이터그램에 쓰고 읽으면서 동시에 패킷을 체인에 있는 다음 슬레이브 디바이스로 포워드한다.
*IEEE1588 표준 정밀 시간 프로토콜에 따라 1마이크로초보다 더 나은 해상도로 데이터 링크 레이어에 구현하는 경우 타임 스탬프의 정확도를 증가시킬 수 있다.

물리 레이어 디바이스의 설계 고려 사항

특정 데이터 링크 레이어의 다양성으로 산업 설계자들은 IEEE1588 사양에 따라 실시간 이더넷용 이중 10/100 MAC 기능을 지원하는 임베디드 프로세서 또는 맞춤형 FPGA를 통해 단일 또는 이중 MAC 기능을 구현한다는데 합의할 것이다. 이 두 가능한 시나리오에 대해 여기서는 외부 10/100 물리 레이어 디바이스를 MAC 또는 데이터 링크 레이어로 파티셔닝하는 공통적인 부분을 주로 설명할 것이다.
MII(Media Independent Interface: 미디어 독립 인터페이스) 버스는 MAC와 PHY 레이어 간의 상호 연결을 제공하다. 이는 전송과 수신 방향에 대해 4비트의 병렬 데이터를 기반으로 한다. 수신 클럭과 전송 클럭 모두 100Mbit 속도에서 25MHz이며 PHY 디바이스의 출력이다. MII 인터페이스 핀은 최대 총 16개 I/O 라인이다. I/O 핀 수를 줄이기 위해 RMII (Reduced MII) 포트는 MAC 또는 외부 클럭 소스에서 제공할 수 있는 dibit 데이터 형식으로 공통 클럭 주파수인 50MHz에서 FPGA와 ASIC에 폭넓게 사용된다. 대부분의 최신 10/100 PHY는 MII 또는 RMII 포트를 모두 제공한다.
산업용 온도인 섭씨 -40도에서 85도는 일반적으로 산업용 네트워킹 환경에 필요한 넓은 온도 범위를 충족시키는 것으로 이해되고 있다. 일부 자동차 애플리케이션에서는 섭씨 -40도에서 125도까지 범위를 확장해야 한다. 최근 내셔널 세미컨덕터에서는 산업용 및 확장 온도 등급에 대해 10/100 Base-T PHY를 제공해왔다.
두 번째 고려 사항은 ESD(Electrosta-tic Discharge), CDE(Cable Discharged Events) 및 전기적으로 빠른 과도 전류 및 서지(lightning surges)를 견디는 견고한 물리적 연결을 설계하는 것이다. 외부 RJ45 또는 M12 포트 연결은 10/100PHY 트랜시버에 대한 시스템 래치업 또는 큰 손상을 일으키는 전위가 존재하므로 전자기 방전(ESD) 또는 유도된 전력 서지의 직접 경로이다. 0.18 미크론 이하의 프로세스에서 IC의 형상이 축소된다.
이 밖에 고려할 다른 장애 메커니즘은 래치업에 대한 칩 감도를 증가시켜 정전기 과전압으로 인한 손상을 초래하는 게이트 산화물 파손이다. ESD 유도 IC 장애는 유전적 및 열 파손, 금속 전환 및 매개변수 성능 저하를 포함한다.
일부 설계 고려 사항은 디바이스와 고객 ESD 설계 요구 사항에 대한 ESD 정격이다. IEC 61000-4-2 수준 4 표준은 인간 신체 모델(HBM)을 기반으로 피크 전류가 최대 30A인 2KV에서 15KV까지 에어 방전 ESD 전압 면역성을 정의하는 대부분의 ESD 표준을 다룬다.
뿐만 아니라 접촉 방전 시험 전압은 각각 2kV, 4kV, 6kV & 8kV의 4 ESD 위협 수준을 기준으로 한다. 수준 1과 수준 2는 그 심각성이 가장 적으며 상대 습도가 각각 35%와 10%인 정전기 방지 물질이 포함된 제어되는 환경을 지닌 장비에 적용된다. 수준 4는 장비를 지속적으로 다루는 경우에 필요하다. 표 1을 참조한다.

정전기 방전의 또 다른 일반 유형은 CDE(케이블 방전 이벤트)이다. CAT.5 케이블링의 경우 CDE의 소스는 마찰 전기 효과 또는 유도를 통해 케이블에 누적되는 전하로 인해 발생한다. 커패시터처럼 동작하는 케이블을 카펫 위로 끌면 마찰이 발생해 전하가 누적될 수 있다. 현재 CDE와 테스트 방법을 정의하는 표준은 없다.

그러나 CDE 에너지 수준은 일반적으로 IEC 61000-4-2 수준 4보다 낮으며 제조업체들은 CDE 방전으로부터 보호할 수 있는 테스트 표준으로 IEC 61000-4-2 수준 4를 채택했다. 케이블의 먼 끝 부분과 가까운 끝 부분 모두에 보호 회로를 추가해야 한다. 전송 및 수신 쌍 모두 그림 9와 같이 근처나 먼 끝 부분에 케이블 서지와 방전으로부터 보호해주는 보호 회로가 있어야 한다.
마찬가지로 산업용 이더넷 네트워크의 경우 마스터와 슬레이브의 전송 및 수신 쌍을 연결하는 케이블 양 끝 부분 역시 보호 회로를 갖추어야 한다. 비용 절감을 목적으로 케이블 한쪽 끝의 수신 쌍을 보호하기 보다는 ESD 손상에 보다 민감한 전송 쪽에 대한 보호 회로가 필요하다. 이더넷 네트워크의 펄스 변압기는 공통 모드 과도 전류에 대한 보호 기능을 제공한다. 고에너지 과도 전류는 접지에 대한 방전 경로를 갖고 있어야 한다.
한 가지 권장 사항은 라인 사이드 센터 탭에서 섀시 접지로 2kV ESD 커패시터를 연결하는 것이다. 이 추적은 고전압을 일으킬 수 있는 인덕턴스 증가를 방지하고 물리 레이어 트랜시버 디바이스에 영향을 미치므로 짧은 상태를 유지해야 한다. 4kV의 ESD 정격에서는 일부 이더넷 PHY가 IEC 61000-4-2 수준 2 또는 수준 4를 고객이 엄격하게 준수하는지 여부에 따라 추가 ESD 또는 CDE 보호 회로를 요구하지 않을 수 있다.
억제(TVS) 다이오드는 특정 전압을 클램프하는 수단으로 통신 분야에서 오랫동안 사용되어 왔다. 전력 레일에 대해 3.3V를 사용하여 차동 PHY 트랜시버는 신호 무결성과 낮은 3.3V 전압 레일에서 클램프하는 기능을 모두 유지하기 위해 낮은 용량과 저전압 TVS 다이오드를 요구한다. 저용량 다이오드 어레이는 전력 공급장치의 포지티브 쪽이나 접지에 과도 전류 조건을 제어한다. 저용량 TVS 다이오드 어레이는 IEC 61000-4-2에 따라 고속 데이터 보호를 제공할 수 있다.
세 번째 설계 고려 사항은 자체 테스트를 지원하고 추가 하드웨어 없이 케이블링과 링크 케이블 진단에 대한 실시간 상태를 제공하는 기능이다. 온칩 TDR(Time Domain Reflectometry) 펄스 생성기는 케이블로 펄스를 전송하며 고유의 DSP 기반 계산을 사용하여 계산된 반사 펄스는 단락, 열림, 크로스 커플드의 잘못된 연결, 케이블 길이 애니메이션 및 케이블 길이나 결함이 있는 위치와 거리 같은 공통적인 케이블 결함을 파악한다.
이 중요한 기능은 물리 커넥터와 케이블링인 네트워크에서 가장 약한 링크를 분석한다. 공통적인 결함은 대개 연결이 끊어졌거나 손상된 케이블 또는 커넥터로부터의 케이블 열림 및 단락이다. PHY 디바이스가 이러한 진단 테스트를 수행하도록 하면 최종 사용자의 소유 비용이 크게 줄어드는 이점이 있다.
용이한 제조와 점검 기능을 위해 PHY 내의 IEEE1149.1 표준에 따른 통합 JTAG 테스트가 전체 디지털 I/O 범위를 제공한다. 전송기와 수신기 사이의 일반적인 루프백 동작을 통해 PCS(Physical Coding Sub-layer), PMA(Physical Media Attachment) 및 PMD(Physical Media Dependent)를 포함한 10/100 Base-T 회로의 기능 테스트가 가능하다. 이는 대부분의 PHY 트랜시버에서 공통적으로 적용된다.
설계 시 고려해야 할 또 다른 사항은 바로 네트워크에서 다른 PHY 트랜시버와의 상호 운영성에 관한 점이다. 네트워크 디바이스의 상호 운영성은 멀티벤더 제품 상호 운영성 IEEE802.3u 테스트 템플릿을 완벽한 테스트를 거친 UNH-IOL(Uni-versity of New Hampshire Intero-perability Laboratory)에서 수행한다.
상호 운영성 테스트 승인을 통해 설계자는 제품이 둘 이상의 데이터 링크 레이어 패킷과의 상호 운영이 필요할 때 소프트웨어 상호 운영성 문제에 집중할 수 있다. 위의 설계 고려 사항은 내셔널이 최근 발표한 DP83849IF 이중 10/100 PHY에서 모두 지원된다.

<자료제공: 월간 반도체네트워크 2007년 06월호>