고속 데이터 컨버터 인터페이스 - Technology

오늘날의 ADC(아날로그-디지털 컨버터)에는 높은 정밀도와 빠른 샘플링 속도로 아날로그 신호를 샘플링하고 캡처하는데 있어 최첨단 기술이 적용되고 있다. 높은 샘플링 속도 및/또는 비트 수 증가로 인해 데이터 컨버터의 복잡성이 더욱 심화되고 있다. 고성능 데이터 컨버터의 규격에는 이러한 디바이스에서 기대할 수 있는 최상의 성능을 구현하기 위해 준수해야 할 엄격한 입력 조건을 기술하고 있다. 고려해야 할 가장 까다로운 과제 중 하나는 ADC 입력에 대한 아날로그 신호의 스케일링/구동/연결 작업이다. 이 글에서는 컨버터의 성능을 최적화하기 위해 고속 데이터 컨버터와 효과적으로 인터페이스 하는 몇 가지 기법을 설명한다.
글│후먼 하세미(Hooman Hashemi), 내셔널 세미컨덕터

신호 무결성을 유지하기 위한 효과적인 입력 드라이브를 주제로 한 많은 우수한 애플리케이션 노트와 기사가 공개되었다. 이 글이 모든 가능성과 주의 사항 및 정보에 대한 조사라고 할 수는 없으며, 입력 드라이브와 관련해 그 동안 다루어지지 않았던 측면에 대한 추가 정보를 제공하는 것이다.

ADC 입력 아키텍처 및 드라이버 선택

A-D 컨버터의 아날로그 입력은 분해능 비트 수와 최대 샘플 주파수에 따라 다양하게 구성된다. 다음은 입력 드라이버 선택에 영향을 미치는 입력 단계의 주요 기능이다.

1. 단일 종단(Single Ended) 대 차동(Differential)

2. 고임피던스 대 저임피던스(100Ω) (또는 비버퍼링 대 버퍼링)

단일 종단(Single Ended) 대

차동(Differential)

분해능 및/또는 샘플링 속도를 제한하는 대부분의 A-D 컨버터에는 차동 입력을 갖고 있다. 차동 입력은 Even Order 고조파와 EMI 방출을 줄여주는 장점이 있다. 일부 차동 입력 A-D 컨버터에는 IRS (Input Range Select) 레지스터가 있어 사용자는 사용되지 않는 입력을 A-D 컨버터의 CM(Com-mon Mode) 레퍼런스에 연결하여 단일 종단 입력 소자로 사용할 수 있다. 일례로, 내셔널 세미컨덕터에서 개발한 10비트/80MSPS ADC인 ADC100080 (그림 1의 구조 참조)을 들 수 있다.

버퍼링 대 비버퍼링

일반적으로 높은 샘플링 속도를 가진 A-D 컨버터(>500 MSPS)는 고주파 아날로그 신호를 처리하기 때문에, RF 신호 및 보드를 처리하는 것과 같은 방식으로 적절히 종단되고 처리되지 않는 경우에 성능 저하를 유발시키다. 이러한 고주파수 애플리케이션은 대부분의 UHF와 VHF가 50Ω 시스템인 것과 같은 이유로 저임피던스(50Ω 단일 종단 또는 100Ω 차동) 아날로그 입력을 활용한다. 최상의 왜곡 성능(Distortion Perfromance)를 얻을 수 있는 일반적인 방법은 차동 입력 아키텍처를 적용하는 것이다.

엄격한 규격과 높은 주파수 처리, A-D 컨버터 작동에 필요한 높은 샘플링 속도로 인해 이러한 디바이스는 대개 단일 종단 입력으로 사용할 수 있는 IRS 옵션을 제공하지 않는다. 그 이유는 IRS 옵션이 있는 A-D 컨버터는 FSR(Full Scale Range)을 전환하기 위한 추가 회로가 필요하기 때문이다. 하지만 추가 회로는 고주파수/높은 샘플링 속도에서 사용하기에 실용적이지 않다.

따라서 이러한 종류의 A-D 컨버터에는 고주파수, 저임피던스(100Ω 차동) 입력 드라이버가 필요하다. 저임피던스 입력ADC를 사용하면 아날로그 입력은 변환부인 S/H(Sample and Hold) 회로로 전송되기 전에 먼저 버퍼링 된다. 따라서 비버퍼링 ADC에서 필요한 일반적인 디커플링 회로(직렬 R, 병렬 C)는 필요하지 않다. 비버퍼링 입력 ADC(ADC10080)를 나타낸 그림 1의 구조에서 이러한 디커플링 구성 요소는 R1, R2(18Ω) 및 C1(25pF)로 표시되어 있다.

단일 종단-차동 변환

중앙 탭 변압기

(루트로프(Ruthroff) 변압기)

앞서 설명한 바와 같이, 차동 ADC의 입력은 다른 방식으로 구동해야 한다. ADC에 사용할 수 있도록 단일 종단 입력을 차동 신호로 변환하는 효과적인 방법은 그림 1에 표시된 대로 중앙 탭 변압기를 사용하는 것이다(`차동 입력` 점선을 따라 밸룬(Balun)이 ADC 입력에 연결).

ADC의 S/H 회로가 올바르게 작동하려면 차동 입력의 공통 모드 전압인CM (Common Mode)이 VCOM 전압(ADC의 출력 핀)을 적용해야 한다. 그림 1의 회로는 A-D 컨버터의 VCOM 입력에 변압기 중앙 탭을 연결하여 입력 CM을 연결하는 방법을 보여준다.

변압기의 낮은 차단 주파수는 저주파수 성분을 커플링할 수 없으므로, 변압기를 활용한 이러한 유형의 커플링은 DC와 저주파수 성분이 필요 없는 애플리케이션에만 적용될 수 있다. 또한 이 회로는 상한 작동 주파수를 제한하고 저속 애플리케이션에 사용할 수 없게 하는 고주파수 변압기 누설(High Frequency Transformer Leakage Effect)의 문제점을 가지고 있다.

그림 2의 삽입 손실 플롯에서 볼 수 있듯이, 일반 변압기에는 상한 및 하한 작동 주파수가 있다. 저주파수 제한은 1차 인덕턴스에 의해 이루어진다. 8비트 컨버터와 함께 사용되는 이 특정 변압기의 경우, 일부 다른 이득 보정 또는 조정 방법을 사용하지 않는 한 삽입 손실의 변화가 0.034dB(1LSB) 이하이면서 작동 주파수 범위는 1-100MHz 이내의 매우 좁은 영역으로 제한된다.

최대 반환손실(Return Loss), 혹은 최소 반사(Minimum Reflection)의 경우, 많은 고속 애플리케이션이 그림 1의 J1(입력 커넥터)에서 입력 임피던스가 제어되고 해당 커넥터에 연결된 케이블의 특성 임피던스와 일치해야 한다. 이는 케이블 길이가 가장 짧은 파형보다 1/20배 더 긴 경우 특히 그러하다. 변압기 반환 손실이 주파수 한계까지 떨어지지 않는 한 터미네이션(Termination)저항 RT를 입력에 배치함으로써 이를 달성할 수 있다.

결국 변압기 반환 손실이 최소 부하 효과를 얻을 수 있을 만큼 커지기 때문에 입력 임피던스가 RT에 가까워진다. 높은 주파수에서는 변압기 반환손실이 감소되므로 이런 유형의 변압기 구성으로 입력 터미네이션을 제어하기가 더욱 어렵게 된다. 아래에서 설명하는 바와 같이, 밸룬 변압기는 여러 가지 장점을 제공한다.

밸룬 변압기(구아넬라 변압기)

단일 종단에서 차동으로 변환하는 또 다른 방법은 그림 3에서 볼 수 있듯이 밸룬 변압기를 사용하는 것이다. 그림 1의 구조와 비교할 때 이 방법은 다음과 같은 장단점이 있다.

장점

1. 보다 높은 동작 주파수

2. 광대역 애플리케이션을 위한 더 높은 변환손실

3. 향상된 이득 및 위상 밸런스

단점

1. CM 전압을 설정할 수 없다

2. 전압 이득을 제공할 수 없다

밸룬 구성은 그림 1의 중앙 탭 또는 루트로프 변압기 연결에 비해 작동 주파수가 더 높다. 그러나 밸룬을 사용하면 CM 레벨을 설정할 수 없기 때문에 ADC 입력이 AC 커플링 되어야 한다. 일부 내셔널 세미컨덕터 ADC, 예를 들어 Big Gig 제품군에 속하는 8비트, 1500MSPS 컨버터인 ADC08D1500은 AC 커플링 모드에서 작동할 경우 내부 레지스터를 통해 해당 입력을 적절한 CM 값으로 자동으로 바이어스한다. 그림 4에서 볼 수 있듯이, 이 특정 ADC는 ADC VCMO 출력을 접지 시킬 경우 AC 커플링 모드에서 작동한다.

그림 3(4.7nF)에 표시된 AC 커플링 커패시터에서 입력 커플링 회로의 -3dB 주파수는 약 677KHz( = 1/(2πReqCeq), Req = 100Ω, eq =4.7nF/2=2.35nF)이다. 100Ω 등가 저항은 커플링 커패시터의 오른쪽 차동 부하(총 50Ω, RT2 || ADC의 100Ω 입력 이피던스)와 밸룬의 핀 1과 3사이 차동임피던스의 직렬 조합이다.

그림 3의 회로로 구동하는 ADC에 100Ω 차동 입력 터미네이션(ADC08D-1500과 같음)이 있다는 가정하에 J1은 50Ω 가까이에서 종단된다. 100Ω ADC 입력 임피던스와 RT2가 병렬로 있으므로 50Ω이 되며, 이는 J1 바라보았을 때의 입력 임피던스이다. 이 입력 임피던스는 밸룬이 변압기로 동작하는 주파수까지 유지된다.

이 주파수 범위를 넘어서는 동작은 특정 밸룬과 코어 특성, 권선간 커패시턴스 및 기타 요소에 따라 입력 반사로 인한 변환손실을 유발한다. 대부분의 밸룬 데이터시트에는 여러 주파수에서의 반환 손실 데이터와 함께 상한 및 하한 동작 주파수가 제시된다.

그림 5는 쉽게 비교할 수 있도록 중앙 탭 변압기(TC4-14) 및 밸룬 변압기(TC1-1-13M)의 입력 반환 손실을 보여준다.

그림 5 플롯에서 볼 수 있듯이, 중앙 탭 변압기 반환 손실은 700MHz 이하 및 1.3GHz를 초과하여 급속히 감소하는 반면 밸룬은 수 MHz 이상에서 적당한 반환 손실(> 10dB)을 보이며 2.6GHz 정도의 주파수에 도달할 때까지 감소되지 않는다.

이는 중앙 탭 변압기와 비교해 보았을 때, 밸룬으로 구성할 때의 장점이다. 높은 주파수에서 줄어든 반환 손실로 인해 부정합 상황은 보다 높은 반사 에너지를 만들어 내어, 캡처된 신호에서 원하지 않은 고조파로 나타나고 시스템의 ENOB 성능을 저하시킨다.

반환 손실(RL)은 방정식 1에서 볼 수 있듯이, 2포트 입력 임피던스와 관련이 있다.

반환 손실(RL) (dB) = 20 Log | (Zin+50) /(Zin-50)| (방정식 1)

따라서, 예를 들어 10dB의 RL은 96Ω 또는 26Ω(방정식 1의 지수 부호에 따라 다름)의 입력 임피던스에 해당한다. 임피던스 불연속 부분(그림 3의 J1)에서 반사된 파형은 소스 종단인 Rs1(소스와 전송 라인이 완벽하게 일치하지 않는다고 가정)에서 다시 한 번 반사된 후에 이곳에 도달한다. 라운드 트립 시간은 l/ν가 된다. 여기서 `l`은 케이블 길이이고 ν는 전송 라인 매체를 통과하는 빛의 속도이다.

입력 신호를 구성하는 다른 주파수 구성 요소는 이 라운드 트립 지연이 발생한 후에 단절된 부분으로 되돌아오고 그 결과로 발생하는 신호의 원인이 되는 본래의 입사파와 함께 추가된다. 라운드 트립 지연(2 l/ν) l이 기간 T에 비교하여(1/10) 상당한 부분을 차지하는 고조파의 경우, 결과 파형이 왜곡된다.

이는 수학적으로 `T`가 T ≤ (20 l/ν)를 만족하는 고조파를 나타낸다. 그 이유는 더 짧은 주기를 가진 고조파의 경우, 입사파와 반사파가 엇갈린 형태(시간)로 추가되어 파형을 변경시키기 때문이다. 이 변경된 파형이 THD(Total Harmonic Distortion)를 증가시키고 따라서 ENOB가 감소되는 왜곡된 조건을 갖게 된다.

지금까지 설명한 밸룬의 장점에도 불구하고 밸런스-언밸런스 기능을 위해 1차 전압과 2차 전압이 항상 1:1의 비율이기 때문에 이 구성으로는 전압 이득을 제공할 수 없다.

능동(Active) 단일 종단-차동 변환

앞서 설명한 바와 같이, 변압기는 변환에 사용할 수 있지만 광대역 애플리케이션에서는 동작 주파수 영역에 DC와 저주파수를 포함할 수 없다는 큰 단점이 있다. 이런 이유로 반도체 제조업체는 변압기 커플링 구조의 몇 가지 단점을 해결하기 위해 이 기능을 수행하는 능동 디바이스를 도입했다. 이러한 디바이스의 예중 하나가 바로 그림 6에 있는 내셔널 세미컨덕터의 LMH6555이다.

LMH6555는 0.8Vpp로 표시된 ADC의 100Ω 차동 입력을 구동하고 최대 반환 손실을 얻기 위해 종단 케이블(그림 6에는 표시되지 않음)에 일정한 50Ω 입력 임피던스를 제공하도록 특별히 설계되었다. 이 단일 종단-차동 컨버터는 DC부터 최대 1.2GHz(LMH6555의 -3dB 대역폭 제한)까지의 주파수 범위를 확대한다. 정확한 출력 동상 모드 전압 제어는 ADC의 VCMO를 LMH6555의 VCM_REF 입력에 연결함으로써 유지된다.

이 구조에서 사용자는 전체 신호 스펙트럼을 획득할 수 있으며, 동상 모드 제어는 LMH6555에 의해 자동으로 유지된다. 그림 6에 표시된 버퍼(LMV321)는 VCM_REF 입력을 적절하게 구동할 수 있도록 ADC의 VCMO 핀에서 나오는 전류를 부스팅 시키는 역할을 한다. 이 버퍼는 특정 ADC의 출력 전류 용량에 따라 필요하거나 필요하지 않을 수 있다.

그림 7에 표시된 LMH6555의 `S` 매개변수(Parameter) 플롯에서 반환 손실(dB 단위의 S11의 절대값인 RL)이 DC부터 최대 1GHz까지 20dB 이상으로 유지된다는 것을 볼 수 있다. 광대역 애플리케이션에서의 LMH6555의 장점은 이 수치를 그림 5b에 표시된 일반적인 밸룬 RL과 비교해보면 알 수 있다.

LMH6555의 이득(어느 입력이 구동되는지에 따라 Vin+ 또는 Vin+에서 단일 종단 입력에 차동 출력)은 그림 6에 표시된 구성에서 4.8V/V로 고정되어 있다. 여기서 Rs1=Rs2=50이다. 입력 신호의 진폭이 더 큰 경우, Rs2 및 Rs1의 값을 증가시켜 LMH6555 삽입 이득을 낮출 수 있다. 이러한 두 저항은 출력 오프셋을 줄이기 위해 항상 동일해야 한다.

그림 8은 Rx 및 Ry를 사용하여 50Ω 케이블의 수신단에 위치한 LMH6555의 이득을 줄이는 예를 나타낸다. 이러한 구성 요소 값을 적절히 선택하여 LMH6555 회로(J1에서)에 대한 입력 임피던스는 임피던스 일치를 유지하기 위해 50Ω으로 유지된다. 두 LMH6555 입력은 낮은 출력 오프셋 전압을 유지하기 위해 표시된 구성 요소 값으로 각각을 접지하기 위해 100Ω의 등가 임피던스를 표시한다.
LMH6555의 입력/출력 변화 관계는 방정식 2와 같다.

Vout(Vpp) = Vin(Vpp) ¶ [RF/(2Rs + Rin_diff)]

(방정식 2)

여기서 RF = 430Ω 및 Rin_diff = 78Ω이고 두 값은 LMH6555의 특정 값이다.

Rs는 각 LMH6555 입력이 접지(입력 양단이 서로 동일한 접지인 것으로 가정)에 표시되는 등가 저항이다. Rs를 증가시키면 이득이 줄어들 것이다. 하기의 ADC는 차동 입력에서 0.8Vpp를 요구하고 있으며, 방정식 2를 재배열하면 사용자는 주어진 Vin(Vpp) 전체를 ADC 입력부에서 최대활동 시킬 수 있는 Rs 값을 결정할 수 있다. 이것은 방정식 3에 표시되어 있다.

Rs = Vin(Vpp) ¶ 268.8 - 39 (방정식 3)

그림 8에 나와 있는 예제의 경우, LMH6555 등가 입력 저항은 방정식 3에서 계산한 Rs를 사용하여 100Ω으로 증가되었다. 이와 같이 0.52Vpp 입력은 ADC 입력에 적합한 0.8Vpp가 되고, J1에서의 등가 입력은 50Ω으로 유지된다.

LMH6555가 입력에 있는 Rs에 관계 없이 저노이즈(Flat-Band에 준하는 19nV/ RtHz 출력)를 유지하는 것은 아주 중요한 사실이며, 이는 등가 입력 노이즈 전압에 따라 좌우되는 LMH6555의 입력 아키텍처로 인한 것이며 소스 저항과는 관계가 없다.

변압기 구조에 비해 LMH6555가 가진 또 다른 장점은 이득 밸런스 오류(Gain Balance Error)가 감소된다는 것이다. 그림 9는 LMH6555 밸런스 플롯 대 주파수의 관계를 보여준다. 비교를 위해 그림 10은 불균형한 일반 밸룬 변압기를 보여준다.

그림 9와 그림 10에 나타나 있는 정보는 형식이 약간 다르지만 결과는 비교할 수 있다. 그림 9에 표시된 LMH6555 정보는 총 변화 총 변화 대 주파수에 대한 출력 동상 모드의 비율을 dB로 표현하고 있다. 예를 들어, 1.2GHz 이하에서 LMH6555의 -40dB 이득 불균형은 두 출력 사이의 이득 델타에 해당한다.

이는 동일 주파수 범위에서 0.55dB의 지정된 밸룬 이득 불균형에 비해 개선된 것이다. 위상의 측면에서 그림 9와 10은 직접 비교할 수 있다. 그림 9에서 1.2GHz 이하인 LMH6555의 2 deg. 위상 델타는 그림 10에 표시된 밸룬의 위상 델타와 비교할 수 있다.

이득과 위상 밸런스 오류는 두 가지 방식으로 ADC가 획득한 신호에 영향을 미친다.

1. 동상 모드 변이(Common Mode Shift)

2. 차동 변이(Differential Shift)

ADC는 생성되는 VCMO 레퍼런스 출력에 차동 입력의 동상 모드 전압이 매우 가까워질(±50mV 이내) 것을 요구한다. 이는 los 공급 전압이 ADC 내부 회로의 전압 헤드룸을 제한함으로써 발생하는 1.9V 작동 공급 전압의 한 결과이다. 이 동상 모드 동작 조건이 유지되지 않을 경우, ADC의 최대 범위 왜곡 성능(Full Scale Distortion Performance)은 급격히 저하된다.

동상 모드 현상 이외에 두 ADC 입력의 이득과 위상 불균형으로 인해 획득한 신호에 오류가 발생한다. 예를 들어, 100MHz의 반복적인 구형파에 그림 10의 밸런 변압기 이득 및 위상 불균형을 그대로 적용하면, 최고 값에서 1.5% 오류를 갖는다(부록 참조). 8비트 데이터 획득은 최대범위에서 0.39%의 LSB를 가지며, 밸룬 불균형은 3.8LSB와 같다. 따라서 이득과 위상 불균형을 최소로 유지하는 것이 중요하다.

요약

고속 A-D 컨버터 인터페이스용 신호의 단일 종단-차동 변환은 어려운 문제이고 데이터 획득 또한 간단한 작업이 아니지만, 최고의 성능을 얻기 위해 간과해서는 안 된다. 이 기사에서는 입력 신호 인터페이스의 몇 가지 고려 사항과 문제점을 살펴보았고 이 목적을 달성하기 위해 사용할 수 있는 여러 가지 기법을 분석했다. 내셔널 세미컨덕터의 신제품인 LMH6555는 성능에 대한 요구 사항이 까다로운 응용 분야에 사용되는 디바이스에 적용할 수 있는 이점이 있다.

신호 무결성에 미치는 이득 및 위상 불균형의 효과(시뮬레이션):

ADC 차동 입력에서 밸룬 변압기(TC1 -1-13M)의 이득 및 위상 불균형의 효과를 조사하기 위해, Pspice 시뮬레이션 환경에서 100MHz 구형파가 테스트 신호로 사용되었다. 테스트 신호는 푸리에 급수(Fourier Series)의 첫 14개 고조파로 나타나며 이득이나 위상 불균형이 없는 이상적인 단일 종단-차동 변환에 적용되었다.

결과 파형은 그림 A1에 녹색으로 표시되어 있다. 밸룬의 일반 이득 및 위상 불균형 데이터(그림 10)는 단일 종단-차동 변환 프로세스 동안 밸룬 동작을 모방하기 위해 각 고조파를 수정하는 데 사용되었다. 그림 A1에 결과 파형은 빨간색으로 표시되어 있다. 이상적인 파형과 비이상적(밸룬 일반 데이터)인 파형은 그림 A1에서 변화의 최고점 위치에 표시점으로 비교되고 있으며, 전체 2Vpp 변화에 대해 1.5%의 오류가 발견되었다.

그림 A1에서 두 라인에 있는 나머지 변조는 시뮬레이션에 사용되는 유한한 수의 고조파(14)의 결과이다. 이상적인 파형과 비이상적인 파형 간의 비교는 이 제한의 영향을 받지 않는다.

<자료제공: 월간 반도체네트워크 2007년 11월호>