래티스 FPGA를 이용한 저가의 CPRI 솔루션 - Technology

CPRI는 기본적으로 개방형 표준이며, 많은 3G/4G 애플리케이션의 필요한 Bandwith 지원과 시스템 개발비용의 절감을 목적으로 한 REC/RE 인터페이스를 지원 한다. 기본 CPRI의 정의는 계속 업데이트 되었으며, 한 REC를 통해 적은 비용과 파워를 이용할 수 있도록 하여, 좀더 분산된 모델이 가능하도록 또한 광전송(물리적 미디움)에도 적합하다.
글│Van Macomb and Ron Warner, 성윤현 차장, 래티스 반도체

FPGA 회사는 전반적인 데이터통신 마켓에서 향후 전망에 대한 정보를 얻을 수 있는데, 이는 프로그래머블 디바이스가 셋-탑 박스 등과 차세대 코어 라우터와 같은 제품군에 대한 그들만의 방법을 찾아왔기 때문이다. 동시에 프로그래머블 솔루션을 위해 개개의 회사와 작업하는 것은 전략과 이에 따른 통찰력을 제공한다.

이는 Wireless 인프라스트럭쳐 제공자가 어려운 상황에 직면해 있는 상황의 해결책이기도 하다. 이런 상황은 여러 요구사항, 즉 에어 인터페이스의 표준화, 좀더 나은 Bandwidth, Spectral 효율 그리고 원가절감 및 빠른 개발 기간의 요구에서 기한된다.

Wireless에서의 FPGA역할

FPGA는 거의 25년 전 아날로그시절(AMPS)부터 Wireless의 성공적인 한 부분이 되어왔다. 초기의 간단한 베이스벤드 필터 및 로직에서부터 Digital Up Conversion, Digital Down Conversion, Crest Factor Reduction와 Digital Pre-Distortion과 같은 복잡한 기능 구현까지, FPGA는 융통성과 타임-투-마켓의 장점을 최대한 유지해 왔다. 사실 FPGA의 구조는 Wireless 공동체의 필요에서 기인되었다. DSP 블록과 메모리, SERDES 블록 모두 Wireless 프로바이더의 요구사항에서 기인된 것이다.

오늘날 Wireless에서 접하고 있는 최대 과제는 좀더 나은 Bandwidth를 제공하는 것이다. 실제 사용자의 수와 MOUs (Minutes of Use)를 보면 Wireless는 지속전인 성장 엔진이 되어오고 있었지만, 최근의 성장율은 조금씩 줄고 있는 상황이다.

새로운 성장엔진은 새로운 서비스를 제공하는 것으로 가치 창출 할 수 되었으며, 이는 비디오, 음악의 요구와 교통과 지도 서비스, TV를 포함한 비디오 방송 등이 된다. 이런 결과로 극심한 가격절감의 압박속에 증가하는 Data Rate의 지원의 능력을 필요로 한다.

Common Public Radio Interface(CPRI)

이런 요구의 응답으로, CPRI는 Radio Equipment(RE)와 그 콘트롤러인(REC) 사이의 인터페이스를 정의한 것으로 2003년 탄생되었다. 표준화로 인해 다른 벤더의 제품이 혼합될 수 있다, 이는 개발비 절감과 통합 등을 간소화 할 수 있다. 추가로 CPRI는 높은 Bandwidth 요구를 지원하기 위해 RE/REC 사이의 하이-스피드 시리얼 인터페이스를 정의 하고 있다.

CPRI를 통한 기지국 배치의 발전

전형적인 기지국 배치

전형적인 기지국 배치는 한 범위에 안테나 타워를 위치하는 BTS 형상으로 보여 왔다. 이런 구조는 BTS와 타워 사이의 케이블 연결로 인해 손실이 염려되는 부분을 최소화해야 하는 부분이 필요했다. 이런 배치는, 본래 CPRI의 정의에서 지원 될 수 있다. 이는 안테나 또는 RE로부터 기지국의 REC에 직접 연결하는 것에 대해 정의되어 있다. 그림 1은 전형적인 배치와 CPRI 지원에 대해 보여준다.

제어의 시각에서, 기존 접근은 높은 가격 및 파워 등으로 인해 어렵다는 것을 입증해 왔다. 이런 새로운 기지국의 분배로 접근하는 것은 전반적인 배치와 운영의 비용을 절감할 수 있다.

분산된 기지국 구조

한가지 명백한 접근은 그림 2에서 보여주는 것처럼 개개의 안테나 옆으로 허용하는 기지국에, 기존의 RF 트랜시버의 필요성을 제가 하면 된다. 이렇게 하는 것은 원격지에 베이스밴드 데이터 전송이 필요하고, 파워를 위해 추가 비용이 없어야 한다. CPRI 프로토콜은 최근에 명확히 되고 있는 RRH(Remote Radio Head)의 필요를 수용해 왔다.

분산 구조의 제어 요구

이런 구조를 위한 CPRI의 주요 요소는 정의의 일부분인 C&M(Control and Messaging) 서브채널이다. 이는 HDLC 프로토콜 기반의 Slow C&M과 이더넷 기반의 Fast C&M이 있다. 하지만 상위 MAC(Media Access Controller)의 적용과 높은 Bandwidth, 표준으로 Fast C&M이 대세이다.

이런 제어 정보는 각 중간의 RRH에서 수행되며, 각 RE는 여러 도처에 존재하는 IP기반의 스위칭 솔루션의 장점을 가질 수 있다. FPGA로 두 C&M 구현은 저가의 솔루션을 제공한다. FPGA를 사용하는 것은 또한 시스템 하드웨어의 적은 부분 또는 아무 영향 없이 두 콘트롤 플레인 사이에서 마이그레이션을 제공한다.

CPRI 프로토콜 분석

RE를 원격지로 배치하는 것은 동일 인터페이스에서 콘트롤 및 싱크정보의 통신은 물론 데이터 전송의 수행이 요구된다. CPRI는 이런 요구사항에 따라 물리계층과 데이터 계층을 포함하는 REC, RE사의 점대점 인터페이스를 정의한다(그림 3).

CPRI 프로토콜을 좀더 구체적으로 보면(그림 4), 분산 기지국의 배치를 지원할 수 있는 것으로 볼 수 있다. 물리계층은 3Gbps까지의 시리얼 데이터 전송을 지원하고, Wireless 표준 및 애플리케이션에 적합한 Bandwidth를 제공한다.

데이터링크 계층은 유저 Data와 C&M, Synchronization을 정의한다. 데이터링크 계층은 RRH를 위한 데이터 전송과 제어 메커니즘의 수행 등의 주요기능을 제공한다. 두 Fast/Slow C&M 채널이 제공되며, 높은 Bandwidth에 따라 Fast C&M을 사용한다.

저가의 FPGA를 사용한 CPRI 구현

현재까지, 개발자는 FPGA 구현을 프리미엄급의 FPGA 제품군을 선택해 왔다. 왜나하면 이런 FPGA만이 CPRI를 위한 SERDES(PMA)를 포함하고 있었기 때문이다. 새로운 컨셉으로 동일한 SERDES를 포함한 저가의 FPGA가 출현되고 있는데, 예를 들면 저가의 래티스 ECP2M FPGA이다.

가격에 구애 받지 않더라도, CPRI를 통한 RRH를 구현을 위해선 반듯이 물리계층과 데이터계층이 지원되어야 한다. CPRI v3.0은 4가지 비트-레잇에 대해 정의 되어 있다(614.4Mbps, 1228.8Mbps, 2457.6Mbps와 3072Mbps). CPRI에 따르는 하이퍼프래임 프래이밍을 수행해야 한다:

하이퍼프래임 포맷의 I/Q Data, Sync, C&M Data, Vendor Specific 정보의 인터리빙

I/Q Data의 패러럴 인터페이스 지원

유저-셀렉터블한 이더넷 포인터의 Fast C&M 서브채널 수행(21.12/ 42.24/84.48Mbps)

옵셔널 Slow C&M지원(240Kbps, 480Kbps, 960Kbps, 1920Kbps)

CPRI 4.2.8에 정의된 싱크 및 타이밍 수행

L1 Inband 프로토콜지원.

Vendor Specific 페러럴 인터페이스 지원

REC/RE를 위한 Start-Up Sequence 스테이트 머신 지원:

- Synchronization과 Rate Negotiation

- C&M 설정

CPRI 4.2.10에 정의된 링크 메인터넌스 수행:

- LOS Detection

- LOF Detection

- RAI Indication

CPRI를 위한 FPGA 구현은 하드와 소프트 IP및 유저 로직으로 구분되어 있다(그림 5).

프로그래머블의 장점

ASSP의 장점은 완벽한 문서화 및 이에 따른 쉬운 이해함이다. 그러나 프로그래머블을 이용해서 새로운 표준을 애플리케이션에 적용하는 것은 설계자를 위한 가장 큰 장점이다. Programmability은 RRH 응용 계층의 벤더 스페시픽한 로직을 일체화 할 수 있고, 동시에 여러 지역의 솔루션을 융통성 있게 제공할 수 있다(e.g. GSM/GPRS/EDGE/UMTS).

물론 WiMAX와 LTE와 같은 새로운 표준도 포함한다. 이런 하나의 솔루션은 래티스 ECP2M FPGA 제품군이다. CPRI의 물리적 계층을 위해 디바이스의 ASIC부분이, 성능 및 파워의 장점으로 제공되며, SERDES채널과 인코드/디코드 로직을 포함한다. 커스터머의 요구와 표준의 변화에 따라 수정되는 데이터 링크 계층 및 제어 부분, 벤더-스페시픽은 Custo-mize 할 수 있도록 제공된다.

추가로 한 칩에 REC/RE 기능을 구현하는 것도 추세이다. 고성능의 FPGA 또는 ASSP에 가격 및 사이즈가 적합하지 않은 상태에서 SERDES 및 DSP 기능이 집적된 저가의 FPGA를 제공한다.

결론

Wireless 장비회사는 Wireless 기술이 발전되듯이 여러 기능을 구현할 수 있는 FPGA에 의지해 오고 있다. CPRI는 새롭고 발전해가는 Wireless 프로토콜의 한 예이며, FPGA는 완벽하게 지원될 수 있다. 저가의 FPGA통한 구현은 많은 장점이 있다. 한 칩에 여러 기능을 구현 및 수행할 수 있으며, 하드웨어 수정 없이 스펙의 변화에 대처할 수 있으며, 빠른 타임-투-마켓을 들 수 있다.

CPRI 경우에선, FPGA의 프로그래머블을 기반으로 한 유저 정의의 애플리케이션과 C&M 채널을 지원할 수 있으며, 이는 동일의 저가 디바이스에 서브채널과 상위 MAC기능을 수용 할 수 있다.

자료제공: 월간 반도체네트워크 2007년 12월호>