쉽게 구현되는 트래킹 네거티브 전압

플라이백 및 다른 트랜스 설계 방식들 역시 후보에 속한다. 이러한 방식들은 시스템에서 고전력 출력 전압이 필요하다고 판단되어야만 선택될 것이다. 이러한 경우, 네거티브 5V 출력은 트랜스포머 보조 와인딩에서 리니어 레귤레이터를 통해 추후 조정될 것이다. 언급된 어떠한 방식도 저비용, 고성능, 소형 면적에 대한 가치를 결합시키는 것은 없다. 여기서 기술된 간단한 솔루션은 이러한 단점들을 해결할 수 있다.

                              글│John Betten, 텍사스 인스트루먼트

동기식 벅 컨버터에 추가된 간단한 회로는 우수한 전압 레귤레이션, 저비용, 작은 면적, 고효율을 달성하는 트래킹 네거티브 출력을 생성한다.
고속 서버, 워크스테이션, 클록 분배 네트워크는 TTL(Transistor-Transistor Logic)에서 ECL(Emitter-Coupled Logic)에 이르는 트랜스레이터가 필요한 애플리케이션이다. 차동형 ECL 디바이스는 일반적으로 포지티브 및 네거티브 출력 전압 모두를 요구한다. 입력 전원이 포지티브 dc 전압일 때, 네거티브 출력 전압에 필요한 전압 반전을 생성하기 위해 몇 가지 방법들이 존재한다.
충전 펌프, 인버팅 벅 부스트 및 Cuk 컨버터는 모두 가능한 토폴로지이다. 각각은 레귤레이션을 위해 전용 제어 회로를 필요로 한다. 충전 펌프를 제외하고, 인덕터, FET, 다이오드와 같은 다중 부품들은 각 전원 단에서 요구된다. 인버팅 충전 펌프는 좀 더 집약된 소형 솔루션이나, 부하가 증가될 때 효율성 저하 및 전압 레귤레이션을 겪게 된다.
플라이백 및 다른 트랜스 설계 방식들 역시 후보에 속한다. 이러한 방식들은 시스템에서 고전력 출력 전압이 필요하다고 판단되어야만 선택될 것이다. 이러한 경우, 네거티브 5V 출력은 트랜스포머 보조 와인딩에서 리니어 레귤레이터를 통해 추후 조정될 것이다. 언급된 어떠한 방식도 저비용, 고성능, 소형 면적에 대한 가치를 결합시키는 것은 없다. 여기서 기술된 간단한 솔루션은 이러한 단점들을 해결할 수 있다.
그림 1에서 듀얼 동기식 벅 컨버터는 포지티브 5V 출력 전압 및 2차적인 시스템 정의형 출력 전압에 적합한 일반적인 설계를 나타낸다. 이 경우에서 2차적인 시스템 정의형 출력 전압은 3.3V이다. 그림 1에서 색이 칠해진 부분의 회로는 네거티브 5V 출력을 생성하기 위해 사용되는 추가적인 부품으로 확인된다. 포지티브 5V 회로는 표준 동기식 벅 컨버터로써 동작하며, 스위칭 싸이클은 2개 부품으로 구성된다.

스위칭 주기의 첫 번째 기간 동안, 상단 부분 FET Q2A가 수행되며 인덕터 L1 핀 3-1에 대해 VIN - VOUT은 동일한 전압이 적용된다. FET Q2B와 Q1은 이 기간동안 꺼지며, 네거티브 5V 출력 커패시터 C2는 모든 네거티브 5V 출력 전류를 공급한다. C2는 이 기간동안 네거티브 5V 전류를 공급하기 위해 적절하게 크기가 조절되어야 하며, 필수적인 규격 내에서 네거티브 5V 출력 리플 전압을 유지해야 한다.
Q1이 꺼지는 동안, 네거티브 5V 출력 전압과 상응한 전압을 방지해야 하며, 또한 L1의 보조적인 와인딩에 대해 커플된 전압을 방지해야 한다. L1의 1-to-1 턴 비율을 통해, Q1 블로킹 전압은 입력 전압과 필수적으로 동일하다.
2차적인 부품의 스위칭 싸이클 기간동안, 컨트롤러는 상단 FET Q2A의 스위치를 꺼지게 하고 하단 FET Q2B와 Q1은 켜지게 한다. 인덕터 L1 핀 1-3에 대한 전압은 동일한 방향에서(출력으로) 전류 흐름을 유지하기 위해 반대가 되어야 한다. 이것은 포지티브 전압을 커플된 인덕터 와인딩의 "닷(dot)"에 놓는다. L1 핀 1-3에 걸쳐있는 전압 크기는 출력 전압과 동일한 수준으로 클램프 되어 있으며 Q2B의 상대적으로 작은 전압 강하와 동일한 수준에 클램프 되어 있다. 하단 FET Q2B 전도 시간 동안, 전류는 인덕터와 부하를 통해 클록와이즈 방향으로 흐른다. 이 유도 단계 동안, 커플된 인덕터 2차 와인딩인 핀 2-4는 핀 1-3에 대해 전압과 동일한 전압을 가진다. 두 와인딩 모두는 동일한 턴 숫자를 보유한다. FET Q1이 켜지기 때문에, 전류는 2차 와인딩에서 부하로 흐를 뿐만 아니라 C2에서 충전을 공급한다.
네거티브 출력에서 나타나는 전압은 인덕터의 2차 전압과 동일하며, FET Q1의 유도 전압 강하 및 인덕터의 레지스티브 강하를 마이너스 시킨다. 낮은 와인딩 저항을 갖춘 인덕터 및 낮은 온-저항을 갖춘 FET를 선택하는 것은 이러한 전압 강하를 최소화시킬 것이다. 그 결과 부하가 증가될 때 네거티브 5V 출력에서 변화가 덜 발생한다. 하단 FET Q2B에서 저항을 최소화하는 것은 네거티브 5V 출력에서 전압 레귤레이션을 향상시킨다. 그 이유는 이 강하가 포지티브 5V 출력 전류와 비례하기 때문이다.
FET Q2B의 전압 강하가 더 높을수록, 네거티브 5V 출력이 더욱 네거티브인 점을 기억하는 것이 흥미롭다. FET Q2B 및 Q1의 전압 강하는 일정한 포지티브 5V 및 네거티브 5V 출력 부하 조건하에서 각각을 상쇄할 수 있으며, 그 결과 완벽한 출력 전압 매칭의 결과를 가져다 준다.
게이트 구동 전압 Q1은 FET 2가지 모두가 서로 인-페이스로 동작할 때 하단 FET Q2B의 게이트 구동 전압에서 파생된다. 피크-투-피크 진폭의 하단 FET 게이트-투-소스 전압은 5V이며, 컨트롤러로 설정된다. 커패시터 C1 ac는 스위칭 신호로 커플되나, dc 평균 레벨을 막는다. 다이오드 D1은 네거티브 전압 스윙 기간 동안에만 수행되며, 소스 핀 이하에서 0.7V의 Q1 게이트 전압을 클램프하며 이것을 꺼지게 한다.
포지티브 전압 스윙 기간 동안, 피크 전압은 이것이 꺼질 때 보다 5V 더 많게 될 것이다. 이것은 대략 4.3V의 포지티브 게이트-투-소스 전압을 제공하며, Q1을 켜지게 한다. 2.5V 게이트-투-소스 임계값을 이용한 MOSFET 사용은 Q1이 완전히 향상되는 것을 보장하기 위해 필수적이다. 다이오드 D1의 사용은 거의 모든 이용 가능한 구동 전압 크기(1 다이오드 강하 미만)를 포지티브-진행형 게이트-투-소스 전압을 위해 사용될 수 있게 한다.
D1 없이, 포지티브-진행형 게이트-투-소스 전압 크기는 듀티 싸이클에 따라 변화될 것이다. 가장 낮은 진폭은 입력 전압이 가장 최대일 때 발생하며, Q1이 적절하게 꺼질 수 없는 가능성을 증가시킨다. 바디 다이오드 Q1을 통해 네거티브 5V 전류는 FET 스위칭 변환 시간(Q1이 완전히 켜지기 전에) 동안 이것을 통해 수행할 수 있게 한다. 그러나 우수한 출력 레귤레이션을 위해 필요한 낮은 순방향 강하를 제공할 수 없다. N 채널 디바이스는 Q1을 위해 이용되었으며, p채널 디바이스보다 더 낮은 RDS(ON) 값을 가능하게 할 뿐 아니라, 상업적으로 이용 가능한 디바이스의 보다 큰 선택의 기회를 제공한다.

그림 2는 레퍼런스로 네거티브 5V 출력 전압과 함께 접지와 관련되어 획득된 FET Q1의 측정 게이트 전압을 보여준다. 레지스터 R1과 입력 커패시턴스 Q1은 파형 에지에서 고주파수 필터링을 제공하는 반면, 레지스터 R2는 낮은 임피던스 풀-다운을 제공해 유동으로부터 구동 신호를 보호한다.
그림 3은 전체 부하에서 인덕터 L1의 1차 및 2차 와인딩에서 측정된 전류를 보여준다. 이것은 포지티브 5V 인덕터 전류(상단)에서 나타날 수 있으며, 전류의 다운-슬로핑(Down-Sloping) 부분은 포지티브 5V 및 네거티브 5V 출력에 전류를 공급해야 하며, 동시에 네거티브 5V 출력 커패시터에 충전을 공급해야 한다. 이것은 1차적으로 피크-투-피크 리플 전류에서 거의 50% 증가의 결과를 가져오며, 출력 리플 전압을 낮게 하기 위해 포지티브 5V 출력에서 추가적인 출력 커패시터를 필요로 한다.
2차 와인딩 전류가 펄스에서 전달되기 때문에, 네거티브 5V를 위해 출력 커패시턴스에 대한 더 큰 부담을 준다. 대규모 네거티브 5V 부하 전류를 이용하면, 포지티브 5V 및 네거티브 5V 출력이 합리적인 리플 전압을 유지하기 위해 과도하게 대규모의 출력 커패시터를 요구할 것이라는 점을 확인하는 것은 어렵지 않다. 이것이 네거티브 출력에 대한 경부하(포지티브 출력과 관련)가 추천되는 이유이다.
이 회로는 매우 낮은 와인딩 저항 및 높은 dc 정격 전류를 가진 Coiltronics DRQ127 커플형 인덕터를 사용한다. 이 회로는 비교 가능한 단일 와인딩 인덕터보다 약간 더 큰 표준형 크기의 패키지로 공급되며 비용이 약간 더 든다. 최상의 회로 성능은 가장 낮은 와인딩 저항으로 실현된다. 그 이유는 부하가 증가할 때 와인딩 저항이 전압 레귤레이션을 낮추기 때문이다.
전원을 켤 때 출력 전압 파형은 그림 4에 나타나 있다. 
                                                                            
                                                                            네거티브 5V는 포지티브 5V와 정밀하게 트랙할 수 있다.
이것은 펄스 대 펄스(Pulse-By-Pulse) 기반으로 포지티브 5V 출력 전압과 클램프되는 인덕터의 2차 와인딩 전압 때문이다. 포지티브 5V 출력 전압과 관계 없이, 네거티브 전압은 Q2B, Q1 및 L1의 와인딩 저항과 관련된 작은 전압 강하 내에서 이것을 트랙할 것이다.
그림 5에서, 네거티브 5V 출력에 대한 측정은 부하 레귤레이션을 알 수 있게 해준다. 이 곡선은 로딩될 때 네거티브 5V 전압에서 변화를 강조하며, 다른 포지티브 5V 부하에서 각각의 곡선을 갖추고 있다. 로딩 기간 동안 ±1%의 전압 레귤레이션 편차가 있으며 포지티브 5V 출력을 크로스 로딩할 때 또 다시 ±1% 편차가 존재한다. 이것은 총 ±2%의 출력 편차의 결과를 가져온다. 추가적인 회로와 관련된 손실은 매우 낮다. 추가적인 출력은 대부분의 부하 조건 하에서 95% 효율성을 달성한다.


<자료제공: 월간 반도체네트워크 2007년 11월호>