더욱 컴팩트한 마이크로폰을 위해
모바일 마이크로폰 시장을 위해 생겨난 마이크로폰 전치증폭기는 자연스럽게 디지털 출력 마이크로폰을 구현시키고 이르게 한다. 철저한 잡음 분석은 바람직한 동적 범위를 얻을 수 있는 저잡음으로 계측 전치증폭기를 생성한다.
글│야닉 함멜 닐슨(Jannik Hammel Nielsen), 클라우스 퍼스트(Claus Furst), 아나로그디바이스
해마다 20억 개 이상의 마이크로폰이 판매되고 있기 때문에, 규모면에서 매우 관심이 높은 시장이라 할 수 있다. 이 시장의 약 절반은 완구류 시장과 크기나 성능이 중요하지 않은 기타 애플리케이션을 위한 매우 저렴하고, 저급 마이크로폰이 차지하고 있다. 그 나머지 시장은 휴대폰, 핸드셋, 디지털 카메라, 랩톱과 같은 휴대형 고기능 애플리케이션이 차지하고 있다.
이 시장에서 가장 규모가 큰 업체들은 매년 약 9억개 디바이스를 소비하는 모바일폰 제조업체이다. 약 10%에 달하는 연간 성장률에서 휴대폰은 마이크로폰 시장에서 가장 빠르게 성장하며 한 부분을 차지하고 있다. 휴대폰은 점점 소형화되면서 더욱 많은 기능들을 통합하고 있어, 성능을 증대시킬 수 있는 차세대 마이크로폰을 요구하고 있다.
여러 해 동안, 통신 애플리케이션에서 사용된 마이크로폰은 ECM(Electret Condenser) 유형이었다. 마이크로폰은 멤브레인(Membrane), 백 플레이트(Back Plate), 일렉트릿 레이어로 구성된다. 이동 가능형 멤브레인과 고정형 백 플레이트는 변동성 있는 커패시터의 플레이트이다. 일렉트릿 레이어는 약 100V의 커패시터 전압과 상응한 고정 전하를 저장한다. 음압(Sound Pressure)은 마이크로폰의 커패시턴스를 변화시키면서 멤브레인을 이동하게 할 것이다. 커패시터에서 충전이 계속되기 때문에, 커패시터에 흐르는 전압은 커패시터에서의 전압을 위한 공식에 기반하여 변화하는 커패시턴스와 함께 달라진다.
Q는 충전으로 쿨롱 단위를 쓰며, C는 커패시턴스로 패럿으로 사용되며, V는 전압으로 볼트를 사용한다. 압력에서 커패시턴스의 아주 작은 증가 및 감소의 변동량 ΔC는 전압과 비례한 감소 및 증가량 ΔV를 발생시킨다.
모바일 애플리케이션을 위한 마이크로폰은 매우 작으며, 일반적으로 직경이 3mm~4mm이며 두께는 1mm~1.5mm이다. 결국 커패시턴스 역시 상대적으로 작다. 일반적으로 3pF~5pF의 순이며, 일부 경우에는 1pF 만큼 작은 것도 있다.
드라이브 세기가 없는 경우, 용량성 마이크로폰이 생성하는 신호는 프로세싱 이전에 버퍼/증폭기를 필요로 한다. 전통적으로, 이 마이크로폰 전치증폭기(Pre-amplifier)는 간단한 JFET(Junction Field-Effect Transistor)를 이용해 구현된다. 그림 1은 ECM에 기반한 패키지형 JFET의 크로스-섹션을 보여준다.
일렉트릿 마이크로폰의 미세가공 기능이 향상되면서 마이크로폰은 점점 소형화되고, 구성 요소 커패시턴스는 감소된다. 표준형 JFET는 더 이상 충분하지 않은데 그 이유는 상대적으로 큰 입력 커패시턴스가 마이크로폰 카트리지 요소에서 나오는 신호를 상당히 감쇄시키기 때문이다.
다행히도 CMOS 공정 기술의 발달은 증폭기 회로의 개선을 야기했다. 이 중 많은 부분이 JFET 기반 증폭기를 CMOS 아날로그 및 디지털 회로로 교체함으로써 생겨나게 되었다. 최첨단 서브마이크론 CMOS 공정으로 구현된 전치증폭기는 전통적인 JFET 대비 훨씬 더 나은 성능의 향상을 이뤘고 앞으로도 더 많은 향상을 가져올 것이다.
*더욱 낮은 고조파 왜곡
*더욱 쉬운 이득 셋팅
*저전력 소모를 위한 대기 모드를 포함한, 다기능 모드
*직접 디지털 출력으로 마이크로폰을 실현시키는 ADC
*더욱 향상된 음질
*더욱 높은 잡음 면역성
디지털-출력 마이크로폰 전치증폭기
간단한 JFET 기반 증폭기는 본래 저전력 소모를 특징으로 했으나, 선형성이 좋지 않으며 정확도가 낮다. 따라서, 향상된 마이크로폰 디자인의 주요 목적은 전치 증폭을 디지털 기술과 결합하는 것으로, 향상된 선형성과 더욱 낮은 잡음을 통해 동적 범위가 증가되는 한편 매우 낮은 전력 소모는 유지할 수 있다.
휴대폰은 본질적으로 잡음이 많은 환경에서 사용된다. 전통적인 JFET(및 실제로 순수한 아날로그) 솔루션의 결점은 아날로그 마이크로폰 출력 신호가 증폭기와 ADC 사이에서 오르는 간섭신호로 인해 쉽게 망가질 수 있다는 것이다. 따라서 ADC를 마이크로폰 자체에 통합시키는 것은 간섭 요소로부터 망가질 염려가 적은 디지털 출력을 제공한다.
시스템 설명
통합형 디지털 출력 전치 증폭기와 인터페이스의 블록 다이어그램이 그림 2에 나타나 있다. 마이크로폰-요소 신호는 처음 증폭된 다음, ADC에 의해 디지털로 변환된다. 이러한 블록은 내부 조정형 전원으로 전력을 수신하며, 우수한 전원공급장치거절(Power Supply Rejection)과 디바이스의 아날로그 부분에 대한 독립적인 전원을 보장한다.
전치 증폭기는 계측 증폭기 구성에서 2개의 OTA(Operational Transcond-uctance Amplifier)를 사용한 CMOS로 설계되었으며, 계측 증폭기 구성에서 이득은 매치 커패시턴스를 사용해 설정된다. 이 구성은 CMOS 입력 트랜지스터를 갖추었으며, 용량성 신호 소스에 대해 매우 바람직한 제로에 가까운(Near-Zero) 입력 어드미던스(Admittance)를 제공한다.
이득 셋팅을 위한 커패시터의 사용은(공정 리소그래피로 제한되는) 높은 이득 정확도와(폴리 커패시터) 고유의 고선형성을 갖춘 폴리를 가능하게 한다. 증폭기의 이득은 메탈-마스크 프로그래밍으로 쉽게 설정되며, 최대 20dB의 이득을 실현시킨다.
ADC는 4차(Fourth-Order), 단일 루프, 단일-비트 Σ-Δ 모듈레이터이며, 이 모듈레이터의 디지털 출력은 단일-비트 오버샘플형 신호이다. 아날로그에서 디지털 변환을 위한 Σ-Δ 모듈레이터의 이용은 몇 가지 장점을 제공한다.
*잡음 형성은 양자화 잡음을 상향으로 변경시키고, 관심대역 외부로 상당한 양을 밀어낸다. 따라서, 고정확성은 회로에 적합한 요구조건을 엄격하게 매칭할 필요 없이 얻어낼 수 있다.
*ADC는 단일-비트 Σ-Δ 모듈레이터를 사용하며, 따라서, 이것을 고유의 선형화로 만든다.
*단일-비트, 단일-루프 모듈레이터에서 인티그레이터(Integrator) 가운데 유일한 한 가지는 엄격한 설계 제약을 요구한다. 내부 루프 인티그레이터는 출력을 잡음 형성으로 하며, 설계 요건을 완화시킨다. 이것은 전력 소비를 낮추는 결과를 가져온다.
고차 Σ-Δ 모듈레이터로 야기된 잠재적인 문제는 입력이 MSA(Maximum Stable Amplitude)를 초과할 때 고차 Σ-Δ 모듈레이터가 불안정화되기 쉽다. 고차 모듈레이터 (>2)는 과부하로 불안정해 질 때, 심지어 입력이 MSA 이하로 감소될 때 조차 안정적인 동작으로 되돌아 가능 것이 오류가 발생한다. 잠재적인 불안정성에 대응하기 위해, 디지털 제어형 피드백 시스템은 Σ-Δ 잡음 전송 기능을 변경시키고, 모듈레이터를 안정적인 동작으로 되돌린다.
파워-다운 모드(Power-Down Mode)는 시스템 입력 클록 주파수가 1kHz 미만으로 하강시키도록 설정함으로써 진입되며, 400μA에서 약 50μA까지 시스템으로 흐른 전류를 낮추며, 마이크로폰이 필요하지 않을 때 마다 사용자가 전력을 보존할 수 있다. 파워-다운에서 스타트-업 시간은 겨우 10ms이다.
오류 분석 기능으로써, 특별한 테스트 모드는 회로 내의 다양한 내부 노드로 접속이 가능하다. 스타트업 동안 DATA 핀에서 특별한 프리앰블(Preamble)은 이러한 노드를 DATA 핀에 스위칭함으로써 오류 분석 엔지니어 접속을 가능하게 한다.
잡음 고려사항
용량성 마이크로폰을 위한 CMOS 전치 증폭기에서 3가지의 주요 잡음 소스는 플리커(1/f) 잡음, 입력 트랜지스터의 광대역 백색 잡음, 증폭기의 동작점을 설정하기 위해 필요한 입력 바이어스 레지스터(RBIAS)의 저대역 필터 백색 잡음이다. 부가되는 것은 저주파수에 인간의 귀 무감각을 고려하는 것을 적용하는 것이다.
플리커-잡음 스펙트럼 밀도는 트랜지스터 영역에 대한 역 의존성을 보유한다. 입력으로 언급되는 이 크기는 Kf가 공정 의존형 상수, f는 주파수, W는 MOS 폭, L 길이, Cox는 단위 면적당 게이트 커패시턴스로 주어진다. 1/f-잡음 크기는 입력 트랜지스터의 크기를 증가시킴으로써 감소될 수 있다. 입력 선호형 백색 잡음은 금속-산화 반도체의 트랜스컨덕턴스 gm에 반비례한다.
여기서 k는 볼츠만(Boltzmann)의 상수이며 T는 절대 온도이다. 강력한 인버전에서 MOST의 경우, gm § 2Id/Veff, 여기에서 Id는 드레인 전류이고, 효과적인 전압, Veff = Vgs - Vth, 게이트-투-게이트 소스 전압은 MOST 임계 전압 Vth를 마이너스 한다. 입력 페어를 매우 넓게 설계함으로써, 바이폴라와 같은 동작 모드는 약한 인버전 동작 모드로 진입할 때 MOST로 편승된다.
여기서, gm = Id/(nVT)이며, n은 기울기 계수(일반적으로 1.5) 이며 VT은 열 전압이다. 따라서, 최적의 백색 잡음 성능은 MOST 종횡비(Aspect Ra-tio)를 최대화함으로써 달성된다.
입력 바이어스 레지스터는 용량성 소스에 연결되어, 따라서 이 잡음은 저대역으로 필터 될 것이다. 잡음이 저대역 필터 백색 잡음이고 컷오프 주파수가 오디오-대역 주파수보다 더욱 더 작다고 가정하면, 총 잡음 전력은 kT/C이며, 여기서 C는 노드에 접속된 커패시턴스로 볼 수 있다.
더욱 낮은 카트리지 커패시턴스로 더욱 소형의 마이크로폰 카트리지에 대한 흐름의 결과로써, 이 잡음 소스는 마이크로폰 카트리지 커패시턴스가 감소할 때 증가할 것이다. 그러나, 바이어스 레지스터로 생성된 오디오-대역 잡음 전력은 저대역 필터의 컷오프 주파수에 따라 달라질 것이다. 컷오프 주파수가 더욱 더 낮을수록, 오디오 주파수 범위에 남아있는 전체 잡음 전력량은 더욱 작아진다. 잡음을 낮게 유지하기 위해, 바이어스 저항의 값은 마이크로폰 커패시턴스의 절반에 해당하는 4의 계수로 증가되어야 할 것이다. 3pF~5pF 마이크로폰 커패시터의 경우, 레지스터는 약 10GΩ의 최소 값을 가져야 한다.
칩 상에서 이러한 큰 값의 레지스터를 구현하기 위한 우수한 솔루션은 1TΩ~10TΩ으로, 평형 상태에 대한 대규모 저항을 가진 안티-병렬 다이오드 쌍이다. 저항은 더 큰 신호를 감소시키고, 과부하 포화 이후 신속한 안정화를 보장한다. 그림 3은 RBIAS의 함수로써 대역내 잡음을 보여준다.
전치 증폭기의 입력 트랜지스터 영역은 마이크로폰 커패시턴스와 관련되어 최적화되어야 한다. 앞에서 지적했듯이, 입력 디바이스가 크기가 매우 클 경우, 1/f 잡음이 감소될 것이라고 해도, 신호 소스의 용량성 부하는 증가할 것이며, 신호를 감쇄시키고 광대역 SNR(Signal-to-Noise Ratio)을 감소시킨다. 이것은 트레이드-오프를 보여준다. 만약 입력 디바이스가 매우 작을 경우, 신호 소스의 용량성 부하는 대수롭지 않으나, 1/f 잡음은 급격하게 증가해, 저-주파수 SNR을 감소시킨다.
1/f 잡음과 관련되어 SNR을 최대화시키기 위한 최적의 조건은 입력 디바이스의 게이트소스 커패시턴스가 마이크로폰 커패시턴스와 기생 커패시턴스와 동일한 영역에서 존재한다. 백색 잡음의 최적화는 입력 디바이스의 게이트-소스 커패시턴스가 1/3의 마이크로폰 커패시턴스와 기생과 동일하다. 실질적으로, 최상의 결합은 게이트 커패시턴스가 두 가지의 값 사이에서 하락하는 것이다.
부트스트래핑(Bootstrapping)은 전반적인 칩 입력 커패시턴스에 대해 입력 패드 기여를 최소화한다. 출력-관련 백색 잡음은 gm에 비례하기 때문에, 모든 전류-소스 MOST는 강력한 인버전 영역에서 바이어스 되며, 최소 잡음 기여를 보장한다. 표 1은 ADAU1301 마이크로폰 전치증폭기의 핵심적인 특성과 성능을 보여준다.
완전 통합형 디지털 마이크로폰을 향해
이 디지털-출력 증폭기는 ECM 요소의 필요성을 충족시키나, 그 결합은 새롭게 출현하는 MEMS 마이크로폰 시장에 완벽하게 부응하지 못한다. 이것은 더욱 높은 수준의 통합을 요구할 것이다. 일렉트릭 레이어와 동등한 가치는 솔리드-스테이트 MEMS 요소에 존재하지 않기 때문에, 용량성 요소는 바이어스를 위한 통합형 고전압 소스를 요구한다.
마이크로폰 요소가 완전히 용량성 부하로 구성되었기 때문에, 바이어싱 레퍼런스에서 전류를 끌어오지 않으며, 이 증폭기 시스템의 확장 버전은 온칩 충전 펌프에서 더욱 낮은 전력을 포함할 것이며, 충전 저장 소스에 대한 필요성을 미연에 방지한다.
결론
모바일 마이크로폰 시장을 위해 생겨난 마이크로폰 전치증폭기는 자연스럽게 디지털 출력 마이크로폰을 구현시키고 이르게 한다. 철저한 잡음 분석은 바람직한 동적 범위를 얻을 수 있는 저잡음으로 계측 전치증폭기를 생성한다. 저전력 Σ-Δ ADC는 심각한 설계 제약을 주지 않고 고해상도를 달성한다. 파워-다운 모드는 마이크로폰이 필요하지 않을 때 전력을 보존함으로써 최대의 배터리 수명을 제공한다. 특별한 테스트 모드는 테스트를 위한 다른 도달할 수 없는 노드에 제조업체가 쉽게 접근할 수 있도록 설계되어, 정밀 조사를 위해 이용할 수 있는 전치 증폭기의 아날로그 출력을 만든 이점이 추가된다.
<자료제공: 월간 반도체네트워크 2007년 11월호>