클래스 D 설계를 위한 확장가능 기법

International Rectifier의 Jun Honda는 디자이너들이 최신의 통합적 IC를 이용해서 어떻게 클래스 D 증폭기 스테이지 구현에 관련된 많은 문제들을 효과적으로 해결할 수 있는지 살펴보았다.

                                                    글│Jun Honda, International Rectifier Corp.

홈시어터에서부터 능동형 스피커에 이르는 많은 고성능 오디오 장비의 디자이너들이 공간 절약적 이점으로 인해서 클래스 D 토폴로지를 매력적인 기법으로 인식하고 있다. 그런데 이들 디자이너들은 클래스 AB 증폭기 디자인의 선형 기반 토폴로지로 경험을 쌓아왔기 때문에 클래스 D에 이용되는 새로운 PWM 기반 스위칭 증폭기 개념에 익숙하지 않다.
문제는 강한 온이나 최대 오프로 스위칭되는 전력 트랜지스터의 스위칭 동작과 관련된 것이다. 미세하게 조정되고 잘 보호되는 PWM 스위칭 스테이지는 믿을 수 있게 작동할 것이다. 그러나 조그마한 오차들이나 비이상적인 측면들을 내포하는 디자인은 프로토타입에 있어서 쉽게 심각한 결함을 초래할 수 있다. 증폭기가 자체 파괴된 후에는 결함의 원인을 찾아내기가 어려울 수 있다. 그러므로 오차를 교정하기 위해서 프로젝트에 많은 양의 시간과 비용이 추가될 수 있다.
견고한 클래스 D 증폭기의 설계를 가속화하기 위해서 International Rectifier는 단일칩 솔루션으로 4개의 주요 클래스 D 증폭기 빌딩 블록을 통합했다(그림 1). IRS2092는 오차 증폭기, PWM 비교기, 게이트 드라이버 스테이지, 과부하 방지 기능을 결합함으로써 최종 제품의 성능과 유연성을 향상시키도록 신속하게 최적화할 수 있다.

오차 증폭기와 노이즈 차단

오디오 증폭기의 중요한 성능 지수는 잡음과 총 고조파 왜곡(THD)이다. 클래스 D 증폭기에서 이는 한정적인 스위칭 시간, 오버슈트/언더슈트, 전원장치 변동 등과 같은 불완전성 때문이다. 이를 완화하는 것은 주로 오차 증폭기 성능에 의해서 결정된다. 오차 증폭기가 출력 스테이지에서 출력 오디오 신호를 입력 오디오 신호와 비교해서 그러한 불완전성을 교정한다.
클래스 D 증폭기의 잡음이 심한 환경은 클래스 A나 클래스 A/B 디자인에 요구되는 것과 다른 특성을 요구하므로 적합한 연산 증폭기를 찾는 것이 복잡하고 시간 소모적이다. IRS2092는 높은 잡음 내성 및 5MHz 대역폭의 최적화 연산 증폭기를 통합함으로써 그림 2의 디자인 예에서 0.005% THD를 가능하게 한다.

노이즈 차단

클래스 D 토폴로지는 프론트엔드 및 백엔드가 상호 물리적으로 가깝도록 요구한다. 이산 솔루션에서는 디자이너가 어떻게 잡음에 민감한 입력 아날로그 부분을 스피커 출력 스테이지의 유해한 스위칭 잡음으로부터 분리시킬지 판단해야 한다.
모노리딕 솔루션에서 가장 까다로운 과제는 2개 회로 간에 적절한 전기 절연을 달성하는 것이다. International Rectifier의 IRS2092는 노이즈 차단을 위해서 고유의 접합부 절연(Junction Isolation) 기법을 이용한다.

PWM 비교기 및 레벨 쉬프팅

출력이 입력 신호에 비례한 형태가 되도록 오차 증폭기가 입력 오디오 신호를 처리한 후에는 비교기가 이 아날로그 신호를 펄스 폭 변조(PWM) 신호로 변환한다. IRS2092의 PWM 비교기는 짧은 전달 지연으로 이 아날로그 신호를 PWM으로 변환함으로써 피드백 루프 디자인을 최적화할 수 있도록 높은 유연성을 가능하게 한다.
그 다음 과제는 PWM 신호를 조용한 오차 증폭기 구역에서 잡음이 심한 스위칭 스테이지로 전달하는 것이다. 고전압 레벨 쉬프터가 디지털 신호를 다른 플로팅 전위로 변환함으로써 마치 아이디얼 차동 증폭기처럼 양 측의 어떠한 전압 차이에 상관 없이 PWM 신호를 정확하게 전달한다.

게이트 구동 및 MOSFET 스위칭 스테이지

게이트 구동 스테이지는 비교기로부터 PWM 신호를 수신하고(이는 접지 전위 참조) 하이사이드 및 로우사이드 MOSFET의 각각의 소스를 참조하는 게이트 구동 신호로 레벨 쉬프트한다. 게이트 구동 스테이지에서는 하이사이드와 로우사이드 MOSFET에서 동시에 온 상태를 방지하기 위해서 각각의 온 상태 사이에 데드타임이 삽입된다.
우수한 오디오 성능을 달성하기 위해서는 정밀한 게이트 제어가 중요하다. 게이트 드라이버는 하이사이드와 로우사이드 게이트 드라이버 스테이지 사이에 근접한 매칭으로 펄스 폭 왜곡이 낮아야 한다. 데드타임을 최소화해서 증폭기의 성능에 있어서 선형성을 향상시키기 위해서는 이 두 특성이 중요하다.

데드타임 삽입

데드타입 삽입은 클래스 D 증폭기의 스위칭 스테이지 설계에 있어 가장 중요한 부분이다. 데드타임은 MOSFET의 제한적인 스위칭 전이 시간을 수용함으로써 슈트쓰루를 방지하고 그러므로 안전한 동작을 가능하게 한다. 하지만 이는 또한 비선형성을 야기하고 원치 않는 왜곡을 발생시킬 수 있다. 그러므로 많은 경우에 디자이너들이 THD 성능과 안전성 마진 사이에 절충을 이루어야 한다.
IRS2092의 빌트인 데드타임은 디자이너가 MOSFET에 따라서 데드타임 지속시간을 선택할 수 있다. 외부적 데드타임 디자인과 달리 지속시간을 보장하는 통합적 데드타임 삽입은 디자이너들이 최악상황 시나리오를 예측할 필요가 없게 한다.

과부하 방지

MOSFET의 전력소비는 부하 전류의 제곱에 비례하므로 과부하 조건이 발생했을 때 MOSFET 결함을 방지하기 위해서 일반적으로 보호 회로가 부하 전류를 모니터한다. 부하 전류 검출을 위해서 외부 션트 저항이 흔히 이용되는데 이를 위해서는 저항 선택이나 잡음 필터링 같은 측면이 중요하다. 이것이 전체 솔루션에 시간, 비용, 물리적 크기를 추가할 수 있다.
또한 전력 스테이지의 주요 전류 루프 경로 상에서 기생 인덕턴스로 인해서 발생되는 추가적인 스위칭 잡음의 교정을 위해서 보호 회로가 필요하다. 이 통합적 빌딩 블록 IC에서는 MOSFET의 온 저항에 의해서 빌트인 과부하 보호가 결정된다.
IC가 출력 전류를 모니터하고 사전에 정해진 임계값이 초과되면 PWM을 셧다운한다. 뿐만 아니라 MOSFET 온 저항의 높은 양의 온도 계수가 접합부 온도에 따라서 과전류 임계값을 낮춤으로써 증폭기의 안전성을 향상시킨다.

결론: 플러그인 확장가능 클래스 D

IRS2092는 이러한 4개 기본 기능을 통합함으로써 잘 보호되는 PWM 스위칭 스테이지를 구현하는 플러그인 클래스 D 증폭기 솔루션을 제공한다. 높은 수준의 통합으로 많은 설계 상의 과제들을 해결할 뿐만 아니라 엔지니어들이 특정한 설계 요구에 적합하게 기능을 맞춤화할 수 있도록 유연한 기능들을 제공한다.
뿐만 아니라 적합한 외부 MOSFET 쌍을 선택하고 그에 따라서 데드타임 및 과부하 보호 임계값을 조절함으로써 증폭기를 편리하게 다른 출력 전력 레벨이나 다른 채널 수로 확장할 수 있다. 또한 외부 MOSFET을 이용함으로써 엔지니어가 애플리케이션 요구에 적합하게 EMI 및 효율을 최적화할 수 있다.
요컨대 IRS2092는 즉시 확장이 가능하므로 다수의 제품 간에 공통적인 베이스 디자인을 공유할 수 있도록 함으로써 최종 제품이 진화함에 따라서 지속적으로 비용을 절감하고 출시시간을 단축할 수 있다.

<자료제공: 월간 반도체네트워크 2007년 12월호>