멀티스테이지 벅 컨버터를 최적화시키는 페이즈 변환

12V 입력 및 1V, 20A 출력을 갖춘 컴퓨터 시스템을 위한 전원 공급장치 토폴로지에서, 전류는 이중의 파워스테이지가 강도를 감소시키고 열 부하를 스프레드 하는데 사용할수 있도록 충분히 높다. 즉 페이즈 변환을 갖춘 멀티 페이즈 컨버터와 페이즈 변환을 갖추지 않은 컨버터, 이처럼 두가지의 멀티 페이즈 컨버터 방식이 가능하다. 페이즈 변환이 없는 전원은 부하 공유 버스를 갖춘 다중 컨트롤러로 보여질 수 있다. 그리고 페이즈 변환을 이용한 전원은 각 파워스테이지의 페이즈를 제어하기 위해 TPS40140을 사용할 수 있다.

글│Robert Taylor & Wei Liu/Application Engineer, Texas Instruments

 일반적인 컴퓨터 전원 공급장치 요구조건은 표 1에 제시되어 있다. 이 전원은 시스템에서 실질적인 서지 전류에 민감할 수 있다. 따라서 과도 응답은 출력 전압에서 작은 변화를 유지하기위해 중요하다. 지금까지는 컴퓨팅 산업에서 사용되어 왔기 때문에, 전원 공급장치의 크기와 비용이 주요 관심사다.

 표 1. 컴퓨터 시스템 전원 공급장치 전기 스펙

페이즈 변환을 이용한 컨버터는 입/출력 리플 전류 모두를 감소시킨다. 리플 전류를 감소시키는 것은 더 적은 입/출력 커패시턴스를 가능하게 하며, 전력 소비를 감소시키고 효율성을 향상시킬 것이다.
두 가지 설계 모두는 6 페이즈 방식을 사용해 120A 설계 목적을 달성한다. 각각의 파워스테이지는 두 가지 방식에 대해 동일하며 20A에 도달하는 것으로 최적화되어 있다. 그림1은 두 가지 접근방식에 대한 비교를 보여준다. 왼쪽은 페이즈 변환이 없는 구성을 보여주며, 오른쪽은 각 페이즈간 60도의 페이즈 변환을 보여준다.

그림 1. 페이즈 변환의 유무에 따라 멀티 페이즈 설계에 대한 두 가지 접근 방법이 있다.

입력리플제거

 일반적인 노트북이나 데스크톱 PC의 입/출력 커패시터는 전원 공급장치 비용에 막대한 영향을 미친다. 또한, 입/출력 벌크 커패시터는 전력 밀도를 감소시키는 넓은 공간을 차지한다.
 페이즈 변환 인터리브 전원에서, 병렬식 컨버터는 특정한 페이즈 각도에서 변경된다. 각도는 동일하게 나눠져 최대 리플 전류 제거가 이루어질 수 있다. 다음 공식에서, 입력 dc 전류는 주로 입력 dc소스로 제공되며, ac 전류는 입력 커패시터로 제공된다. 또한, 기생(parasitic) 부품 및 출력 리플 전류는 무시된다.

(공식 1)

 공식 1은 표준화된 입력 rms(root-meansquare) 전류를 보여주며, 이것은 출력부하 전류의 분수로 정의된다.
여기서 k(NPH, D) = floor(NPH x D), 플로어 함수는 입력 값보다 작거나 동일한 최대 정수로 돌아간다. NPH는 활성 페이즈의 수이며 D는 듀티 싸이클이다.[2] 그림 2는 표준 입력 rms 전류와 듀티싸이클 간의 관계를 보여준다. 입력 리플전류 제거는 페이즈와 듀티 싸이클 수와 연관이 있다. 더욱 우수한 리플 감소는 일반적으로 추가 페이즈로 달성된다. 또한, 최소의 입력 리플은 사용되는 페이즈수와 관련된 특정 듀티 싸이클에서 발견된다. 공식 1에서 정의된 파라미터에 따르면, 인터리브 전원을 위한 입력 리플 전류 제거 요소는 공식 2에 나타나 있으며 0.084로 계산된다:

(공식 2)

그림 2. 표준 rms 입력 리플 전류 vs 듀티 싸이클의 좌표는 리플 전류가 듀티 싸이클의 주기적인 함수라는 것을 보여준다. 듀티 싸이클의 크기는 페이즈 수가 증가할 때 감소된다.

 동일한 페이즈 변환 없이, 모든 하이사이드 MOSFET은 동시에 변경될 수 있다. ac 전류는 입력 커패시터로 동시에 소스되며 매우 높은 전류 슬루 레이트를 갖추고 있다. rms 입력 리플 전류는 공식 3에서 보듯이 비인터리브의 경우를 위해 계산될 수 있다.

(공식 3)

 이것은 인터리브 방식의 입력 리플 전류의 약 4배이며, 그림 2에서 다양한 채널수를 위해 표준화되었다. 대규모 리플 전류는 커패시터 ESR(equivalent series resistance)로 인해 입력 커패시터에서 매우 높은 전력 소비를 유도할 것이다. 커패시터 수명 또한 감소할 것이다. 비인터리브 방식에서 요구되는 커패시터의 수는 동일한 입력 전압 리플을 유지하기 위해 인터리브 되는 커패시터 수의 4배가 될 것이다.
 입력 ac rms 전류의 감소와 함께, 피크-투-피크 전류는 인터리브 때문에 감소된다. 입력 커패시터에서 스위칭 전류는 일반적으로 EMI(electromagnetic interference) 잡음의 대규모 소스이다.
 감소된 스위칭 전류 크기로 인해, 전류슬루 레이트는 감소되면서 하이 사이드 MOSFET에 ac 전류를 공급한다. 따라서, EMI 잡음은 감소된다. 인터리브를 이용한, 입력 리플 주파수는 단일 페이즈 동작의 주파수보다 6배 더 높을 것이다. 더 높은 주파수는 EMI 필터를 더욱 작고 비용을 절약할 수 있도록 한다.

출력 리플 제거

 입력 리플 제거와 유사하게, 출력 리플 전류는 인터리브로 인해 감소된다. 출력 리플 전류 감소를 통해 더 적은 수의 출력 커패시터는 출력 전압 리플의 동일한 양을 유지할 수 있다. 공식 4는 피크-투-피크 출력 리플 전류 제거 계수를 보여준다.

(공식 4)

 여기서 D는 단일 페이즈의 듀티 싸이클이며 NPH는 활성 페이즈의 수이다.

그림 3. 이 좌표는 주어진 듀티 싸이클을 위한 페이즈 채널의 증가 수로 출력 리플 전류 제거 요소 감소의 기본적인 동향을보여준다.

 피크-투-피크 출력 리플 제거 계수, 듀티 싸이클, 페이즈 숫자 간의 관계는 그림 3에 나타나 있다. 6 페이즈 12V~1V 컨버터의 경우, 리플 제거 계수는 0.5로 계산된다. 공식 5는 인터리브된 경우의 피크-투-피크 리플 전류를 보여준다. 동일한 페이즈 변환 없이, 피크-투-피크 출력 리플 전류는 더 높다. 공식 6은 비인터리브 방식을 위해 피크-투-피크 출력 리플 전류의 계산을 보여준다:

(공식 5)

(공식 6)

 이것은 인터리브 사례에서 볼 수 있는 피크-투-피크 리플 전류의 13배 이상이다. 따라서, 비페이즈 전환 방식은 동일한 출력 전압 리플을 유지하기 위해 출력 커패시터보다 13배 더 필요할 것이다. 이것은 전원 공급장치의 면적과 비용에 추가된다.

시뮬레이션 및 실험결과

 2가지의 설계는 입/출력 리플 전압을 비교하며, 설계 스펙을 만족하기 위해 수많은 부품이 요구된다. 모든 상황에서, 인터리브 방식은 비인터리브 방식에 비해 더욱 우수한 성능을 가질 것으로 예측된다. 두 가지 방식을 비교하는 시뮬레이션 결과는 표 2에 제시되어 있다.

표 2. 리플 전류 시뮬레이션 결과

 리플 전류가 인터리브 사례를 위해 더욱 더 높기 때문에, 더욱 많은 커패시터들은 스펙을 충족시키기 위해 필요하다. 이 애플리케이션에 대한 선택된 출력 커패시터는 산요의 4V, 470μF, 10m. Specialty Polymer (SP)이다. 입력 커패시터는 16V, 22μF 세라믹 커패시터와 16V, 180μF OS-CON 커패시터의 혼합이다.
 표 3은 전압 리플 결과 및 각 사례를 위해 필요한 커패시터 숫자를 보여준다. 인터리브 방식은 입/출력 모두를 위한 커패시터의 관점에서 상당한 장점을 제공한다는 결과를 보여준다. 부품 절약 이외에도, 입/출력 전압 리플은 향상된다.

표 3. 리플 전압 및 커패시터 요구조건

 인터리브 솔루션의 실험 결과는 시뮬레이션이 정확하다는 것을 보장하기 위해 점검된다. 측정된 입력 전압 리플은 ~60mV 이며 출력 전압 리플은 ~6mV이다. 이러한 값은 모두 시뮬레이트된 결과와 비슷하다. 그림 4는 인터리브 전원의 입/출력 전압 리플을 보여준다. 실제로, 리플 전류 제거 효과는 기생 부품 값을 기반으로 어느 정도까지 제한될 것이다.

그림 4. 입력 리플(상단) 및 출력 리플(하단)이 감소되면서, 인터리브 전원 공급장치의 전체 전류 제거효과는 회로 기생으로 제한된다.

페이즈 적층

 고전류 시스템에서는 저전류 상태와 대기 상태가 존재하곤 한다. 이러한 상태 동안에는 전력 소비를 감소시키는 것이 바람직하다. 이를 달성하는 방법은 불필요한 페이즈를 셧다운 하는 것이다. 반대로, 더욱 많은 전력이 필요하고 또 다른 페이즈가 추가될 때도 있다. 다른 유용한 기능은 모듈식 시스템을 구축하는 성능이며, 따라서 시스템 스펙이 변화될 경우 페이즈가 쉽게 추가될 수 있거나 제거될 수 있다.

 TI의 TPS40140은 저전압 및 고출력 전류 애플리케이션용 전원 공급장치 컨트롤러이다. 이것은 폭넓은 입력 전압 범위(2V~40V) 및 폭넓은 출력 범위(0.7V~5.8V)를 가지고 있어 대부분의 POL(point-of-load) 애플리케이션에 적합하다. 각각의 TPS40140은 적층형 멀티페이즈 동기식 벅 전원용으로 구성될 수 있다. 적층형 전원은 더욱 많은 페이즈가 전원 공급장치의 전류 성능을 증가시키기 위해 쉽게 추가될 수 있다.
 멀티 페이즈 구성에서, 하나의 TPS-40140은 마스터로써 구성되는 반면 다른 하나는 슬레이브로써 동작한다. 동일한 IC는 마스터와 슬레이브 모두를 위해 사용된다. 디지털 클록은 마스터에서 생성되며 다른 슬레이브 IC로 분배된다. 슬레이브는 클록 신호를 검출한 다음 적절한 페이즈 각도에 동기화시킨다.
 TPS40140은 2, 3, 4, 6,8, 12, 16 페이즈를 위해 완벽하게 인터리브된 동작을 제공할 수 있다. 120A 출력 부하를 갖춘 애플리케이션을 위해, 3개의 TPS40140 IC는 6페이즈 컨버터를 형성하기 위해 사용된다. 이 구성을 위해 디바이스를 프로그램하는 것은 그림 5에서 보듯이 레지스터 스택을 통해 수행된다. 이 스택에서 각 레지스터에 대한 값은 39k.이다.

그림 5. 단순한 직렬 레지스터 스택은 6페이즈 컨버터를 위한 구성처럼 멀티 페이즈 구성에서 각각의 TPS40140에 대한 마스터 및 슬레이브 역할을 수행한다.

 페이즈 선택 핀의 마스터는 스택의 상단에 20μA를 공급하며, 각각의 슬레이브는 페이즈 선택 핀에 대해 전압을 감지한다. 각각의 TPS-40140(마스터 혹은 슬레이브)의 듀얼 출력은 180도 반대의 페이즈다.
 DCR(inductor dc resistance) 기법은 TPS40140을 위해 출력 전류를 샘플링하는 선호 기법이다. 이것은 보드 공간을 차지하고 효율성에 영향을 미치는 디스크리트 전류 센스 레지스터를 사용하는 것과 반대로 무손실 기법이다.
 인덕터 DCR 구현은 그림 6에 제시되어 있다. 이 기법의 정확도는 L1 DCR 회로를 이용한 R1-C1 회로의 시간 상수와 결합되는 성능에 달려 있다.

그림 6. 인덕터 DCR 전류 센스 방식은 RC 회로를 생성함으로써 효율성을 향상시킨다. RC 회로는 이상적인 인덕턴스와 직렬로 연결된 자체적인 내부 dc 저항으로 구성된 회로로써 전력 인덕터를 에뮬레이트한다.

 완벽하게 인터리브된 멀티 페이즈 동기식 벅 솔루션은 비인터리브 솔루션 대비 상당한 장점을 제공한다. 인터리브 솔루션은 입력 및 출력 전류 리플을 감소시키며, 따라서 필수적인 커패시터의 수가 감소된다. 이것은 전원 공급장치 면적 및 총 비용을 감소시키면서 성능과 효율성을 향상시킨다. 표 4는 인터리브 솔루션

표 4. 인터리브 설계는 비인터리브에 대한 장점을 제공한다.