PLD 및 고속 트랜시버를 이용한 전자전 시스템
글│J. Ryan Kenny/Altera, 군용 및 항공우주 사업부 기술 마케팅 이사
전자전(electronic warfare)은 지상, 해상, 공중에서 모든 전투 장비의 전략의 일부가 되었다. 위협 대상이 신속하게 변화하므로 전자기적 지형을 신속하게 특성화하고 전략적 대응을 변화시키는 것이 첨단 전자전의 척도가 되었다. 이로써 군용 하드웨어에 재구성가능 로직 및 소프트웨어 기반 시스템의 설계가 늘어나고 있다(그림 1). 그럼으로써 또한 알고리즘 개발과 동작 컨셉이 무기 및 위협 지원 시스템 디자인의 중요한 부분을 차지하기 시작했다.
그림 1. 군용 시스템이 공통의 하드웨어 및 디자인 재사용으로 진화하고 있다.
군용 시스템이 더 소형의 더 전력 효율적인 구현으로 변화함에 따라서 자연스럽게 더 적은 수의 공통된 하드웨어 및 소프트웨어 블록으로 융합이 이루어지고 있다(그림 2). 기술적으로 이러한 경향을 가능하게 하는 요인들은 재구성가능 하드웨어, 시스템 지연시간, 이식가능 온칩 IP이다.
그림 2. 재사용가능성에 의한 군용 하드웨어 설계 플로우의 변화
시스템에 걸쳐서 구성가능 하드웨어를 공유하기 위해서는 시스템 디자인에 대한 새로운 기법을 필요로 하며 설계 생산성에 있어서 새로운 위험성을 야기한다. 설계 작업을 관리하고 통제하기 위해서 작업 제품 관리자에게 갈수록 부담이 가중되고 있으며 이들 관리자들이 워크플로우를 검사하고 적합한 설계 툴을 선택하기 위해 더 많은 시간을 허비하도록 한다.
다양한 전자전 요구
그림 3에서 보듯이 전자전은 군용 전자기 동작을 전자 지원, 전자 공격, 전자 보호로 구분하며, 이들 각각의 동작은 다시 수동 기법과 능동 기법으로 나눌 수 있다. 그럼으로써 전자전의 분야는 탐색, 도청, 방향 탐지, 전파 교란, 속임수, 은폐, 암호화, 교란 방지 기술로 구분할 수 있다. 매해 전자기 스펙트럼의 새로운 상용 및 적대적인 활용법이 등장하고 있으므로 군용 시스템이 다룰 수 있는 지형을 증가시키고 있다.
그림 3. 전자전 시스템의 다양한 로직 요구
전자전 동작 및 장비는 디지털 로직 요구에 따라서 몇몇 유형으로 구분할 수 있다. 이들 모든 유형은 FPGA를 재구성해서 전략을 갱신하고 부품 노후화를 방지할 수 있는 능력을 유리하게 이용할 수 있다. 이들 각 유형의 군용 장비는 또한 주요 디자인 파라미터가 적의 손에 들어가지 않도록 무단변경 방지 규정이 적용된다. 많은 시스템이 디지털 신호 프로세싱(DSP)을 위해서 직렬 트랜시버와 하드 곱셈기를 필요로 한다. 또한 일부 미션은 확장된 지원 사이클, 군용 온도 지원, 단일 이벤트 업셋(SEU)에 대한 대응 및 완화를 필요로 한다.
FPGA를 이용한 전력 및 열 이점
전자전 시스템은 전력 및 성능 요구가 고도로 가변적이고 독특하며 거의 모든 군용 디자인이 전력 및 열 소산에 의해 제한된다. 다행히 Altera의 FPGA 디자이너들은 전력 및 열에 중점을 두고 Stratix 시리즈 FPGA를 위해 일련의 실리콘 및 소프트웨어 전력 디자인 기능을 개발함으로써 디자이너들이 각각의 미션에 대해 전자 솔루션을 최적화할 수 있다. 지금까지 시스템 디자이너들은 자신의 프로그래머블 로직의 전력 소비와 열 소산을 직접적으로 제어할 수 없었다.
Altera의 설계 플로우는 사용자가 최적 균형의 시스템 전력 및 성능을 선택할 수 있도록 다섯 가지 이점을 제공한다. Altera 고유의 프로그래머블 전력 기술은 디자이너가 전력을 필요로 하는 주요 로직 경로로 전력을 공급하고 전력이 필요하지 않은 곳에서는 전력을 낮출 수 있도록 한다. 디자이너는 또한 0.9V 및 1.1V FPGA 코어 전압 중에서 선택할 수 있으며 성능에 대해서 전력을 최적화할 수 있다. 뿐만 아니라 Altera의 강력한 Quartus II 설계 소프트웨어는 두 가지 새로운 기능을 제공한다. 사용되지 않는 전력 커넥션을 역동적으로 종료할 수 있는 지능과 디자인 내의 전력 루팅을 최적화할 수 있는 기능이 그것이다.
그림 4에서 보는 것과 같은 샘플 디자인을 이용해서 FPGA 디자이너가 전력 및 성능 요구에 대해서 애플리케이션을 맞춤화할 수 있다.
그림 4. 전력 및 성능에 대해 군용 디자인을 최적화하는 다섯 가지 방법
무단변경 방지 FPGA 특성
Altera의 프로그래머블 로직 디바이스(PLD)는 무단변경 방지 기능을 제공한다. 이는 시스템의 중요 프로그램 정보(CPI)를 보호하기 위한 주요 시스템 레벨 기법들을 개발하기 위해 필요하다. 뿐만 아니라 Altera는 무단변경 방지 패키징 및 FPGA 무결처리 알고리즘을 제공하기 위해 White Electro-nics 및 다수의 기타 업체들과 제휴를 맺고 있다. Altera는 향후 세대의 제품들을 위해서 향상된 무단변경 방지 기능 및 설계 기능들을 제공하기 위해 주요 정부 기관과 협력하고 있다.
Stratix FPGA 디자인의 무단변경 방지 기능으로 휘발성 및 비휘발성 키를 이용한 디바이스의 플래시 로딩을 위한 256비트 AES 암호화 기능을 포함한다. 뿐만 아니라 시스템에서 디바이스 인증을 위해 참조 디자인을 이용할 수 있다. 또한 Nios II 임베디드 프로세서의 무단변경 방지 이점으로 어떠한 Altera PLD 내에서나 다중의 사례화를 통한 컴파일러 고유성을 포함한다. FPGA 디자인을 HardCopy 스트럭처드 ASIC으로 이전할 수 있으므로 디자이너가 ASIC의 무단변경 기능을 활용할 수 있을 뿐만 아니라 FPGA과 비교해서 전력 및 성능 이점을 활용할 수 있다.
공개 시스템 및 고속 트랜시버
군용 시스템의 중요한 원칙은 그림 5에서처럼 공통의 인터페이스 표준과 모듈러 명령 및 제어를 이용한 "공개 시스템"의 설계이다. 공개 시스템은 군용 디자이너들이 인터페이스하려는 모든 서브시스템을 재엔지니어링할 필요 없이 편리하게 미션 기능을 추가하거나 제거할 수 있도록 한다. 진정한 공개 시스템 디자인은 디지털 로직으로 다음과 같은 3가지 기능을 필요로 한다.
그림 5. 공개 시스템은 고속 및 공통 인터페이스 이용
- 믿을 수 있는 고속 직렬 트랜시버
- 상용 데이터 표준의 강력한 IP 지원 라이브러리
- 높은 활용가능성의 시스템 통합 툴
트랜시버
Altera의 PLD는 가장 고속의 가장 믿을 수 있는 FPGA 트랜시버를 제공한다. Stratix II GX 디바이스의 최대 6.375 Gbps에 달하는 속도와 앞선 신호 무결성을 이용함으로써 공개 군용 시스템이 Altera PLD를 이용해서 미션 크리티컬 시스템들을 구현할 수 있다. Altera만이 유일하게 동일한 설계 및 특성화 팀이 설계한 5개 세대 트랜시버 디바이스를 성공적으로 공급한 기록을 가지고 있다. 그러므로 Altera의 제품 출시 일정 상의 위험성을 낮추고 고속 직렬 인터페이스를 이용하는 디자이너들의 위험성을 낮춘다.
IP 지원
Altera의 자체 및 파트너사 지원 라이브러리는 PCI-X 및 PCI Express 1/4/8, SerialRapidIO, Gigabit Ethernet(GbE), 10G Mac 및 PCS, Packet over SONET, HyperTransport, SerialLite II를 즉각적으로 지원한다. Quartus II 설계 소프트웨어 및 SOPC Builder 툴이 매월 추가적인 표준들을 지원한다.
SOPC Builder
Quartus II 설계 스위트의 SOPC Builder는 군용 시스템의 공개 시스템 원칙을 활용하도록 설계되었다. 공통의 Avalon 인터페이스를 이용함으로써 IP 블록을 간편하게 연결해서 로직 재사용을 극대화하고 인터커넥트 작업을 간소화할 수 있다. SOPC Builder는 사용자가 전체 디자인에 걸쳐서 공통의 로직 블록 인터페이스를 사용할 수 있도록 한다.
SOPC를 이용한 시스템 지연시간 감소
Altera의 고밀도 FPGA 제품군을 이용함으로써 인터커넥트 및 순차 프로세싱 지연시간을 줄일 수 있다. 이는 더 고속의 더 유연한 전자전 시스템을 가능하게 한다. 최대 6.375Gbps의 고속 직렬 트랜시버를 이용한 Stratix 시리즈 FPGA는 그림 6에서 보듯이 이들 기능을 단일 시스템 온 프로그래머블 칩(SOPC)으로 통합할 수 있도록 충분한 I/O를 가능하게 한다.
그림 6. 시스템 지연시간은 낮추고 응답 시간 향상시키는 SOPC 디자인
고밀도 FPGA를 이용한 설계 생산성 향상
디자인 설계자들은 전통적으로 소프트웨어로만 수행되던 기능에 FPGA 로직의 고속의 성능과 낮은 전력을 활용할 수 있는 방법들을 모색하고 있다. 이를 위해서는 하드웨어 설계, 통합, 테스트, 검증을 관리하기 위해 상당한 정도의 관리 능력을 필요로 한다. 군용 시스템에서 PLD의 기능이 지원 및 글루 로직에서 첨단의 신호 프로세싱 및 의사결정 시스템으로 변화되고 있다. 그러므로 알고리즘 설계와 FPGA 설계가 가까워지고 있으며 전자전 프로그램의 비용 요인으로서 설계 생산성의 중요성이 높아지고 있다.
그림 7은 FPGA 기능이 증가하고 군용 시스템의 더 많은 부분들을 포함함에 따라서 하드웨어 설계 작업이 증가하고 있다는 것을 보여준다. 가장 크게 영향을 받는 부분이 통합, 검증, 전반적인 도큐멘테이션, 구성 관리이다.
그림 7. 갈수록 대형의 FPGA 디바이스로 인한 설계 작업 및 일정 상의 영향
그러므로 프로그래머블 로직을 선택할 때 설계 소프트웨어 플로우를 고려하는 것이 그 어느 때보다 중요해졌다. 통합, 로직 블록 인터커넥트, 컴파일 시간, 디버깅에 불필요하게 허비하는 시간이 수백 시간의 작업 시간에 달할 수 있다. Altera의 Quartus 설계 소프트웨어와 합성 및 검증 툴의 파트너사 네트워크(그림 8)를 이용해서 설계 생산성을 현저히 향상시킬 수 있다.
그림 8. 호환가능 검증 및 합성 솔루션
Altera 설계 툴을 이용해서 편리하게 작업을 시작할 수 있다. Quartus II 소프트웨어는 전자전 시스템을 위해 FPGA 및 ASIC 설계의 전체적인 작업에 필요한 모든 기능을 포함한 유일한 설계 솔루션이다. Quartus II 소프트웨어는 The Mathworks MATLAB, SOPC Builder, Power Estimator, Incremental Place and Route, Power Optimizer, Time-Quest 타이밍 분석기를 위해 DSP Builder 블록 셋 지원을 포함한다.
군용 디자인을 위한 가치 사슬의 그 다음 툴은 Altera의 SOPC Builder이다. SOPC Builder는 고유의 Avalon 인터페이스를 이용해서 다수의 분할 로직 시스템을 편리하게 통합하고 인터페이스 프로토콜 및 비트폭을 자동화한다. SOPC Builder는 한 제품 디자인에서 다른 디자인으로 재사용하기 위해 회사 IP를 캡슐화하기 위한 우수한 툴이다.
Quartus II 설계 스위트는 또한 HDL 디자인을 최적화해서 실리콘으로 구현하기 위해 필요한 모든 툴들을 포함한다.
군용 전자 시스템을 위한 Quartus II 설계 플로우 이점
표 1은 군용 디자인의 컴파일 시간 성능을 향상시키는 Quartus II 설계 스위트의 여러 이점을 보여준다.
표 1. Quartus II 설계 소프트웨어의 설계 생산성 이점
Quartus II 소프트웨어의 설계 상의 절약뿐만 아니라 컴파일 시간을 줄이기 위한 옵션으로서 64비트 윈도우즈 OS 지원, 다중 프로세서 지원, 점진적 컴파일을 포함한다. 이 기능은 디자이너가 구상 중인 대형의 프로젝트를 소형의 편리하게 컴파일할 수 있는 부분으로 분할하고 간소화된 컴파일 플로우를 이용해서 통합할 수 있다. 이의 결과적인 컴파일 시간 절약은 그림 9와 같다.
그림 9. 동일 디자인을 이용해서 경쟁 디바이스와 Stratix III FPGA의 컴파일 시간 비교
디지털 인터페이스 상의 신호 무결성
신호 무결성은 군용 센서 시스템의 다른 모든 신호 전달 디바이스와 마찬가지로 PLD에 있어서 중요한 성능 문제이다. 매우 낮은 신호 오차라 하더라도 어레이 프로세싱 알고리즘을 통해서 전달되었을 때는 더 큰 오차를 발생시킬 수 있다.
Altera FPGA의 신호 무결성은 실리콘 및 FPGA 패키징 모두에 있어서 달성된다. 온칩 종단은 전력 성능뿐만 아니라 부유 전압 제어를 향상시키므로 신호 무결성을 향상시킨다. 출력 지연 제어, 온다이 커패시터, 슬루율 제어 역시 신호 불균형을 야기하는 부유 전자기 효과를 향상시킨다. Altera 패키징은 또한 온패키지 커패시터와 최적화 핀 구조를 이용해서 신호 신뢰성을 향상시키도록 설계되었다.
결론
감시 및 전자전 시스템의 모듈러 디자인은 이제 디자인 재사용 및 상호운용성에 역점을 두고 있다. 항공기 및 무기 시스템 디자인은 더 이상 한 설계 그룹의 단독 기능이 아니고 디자인 설계자들과 디지털 로직 디자이너들이 공유해야 하는 것이 되었다. Altera Stratix 시리즈 PLD 및 Quartus II 설계 소프트웨어는 전자전 시스템의 설계를 위한 실제적인 솔루션을 제공한다. 인터커넥트 속도 및 지연시간, 열 소산, 디자인 복잡성에서부터 신속한 컴파일 시간에 이르기까지 Altera 제품은 아키텍처 설계에서부터 현장 구축에 이르는 모든 단계에서 실감할 수 있는 이점들을 제공한다.