실용적인 클래스-D 오디오 증폭기를 만들기 위해, 4개의 기능 블록이 필요하다. 즉, 오류 증폭기, PWM 비교기, 게이트 드라이버, 보호 회로가 바로 그것이다. 이제, 16-핀 패키지에서 단일 IC는 확장성이 높고 고성능의 오디오 전력 증폭기를 설계하려고 노력하는 엔지니어에게 이러한 필수적인 기능들을 제공할 수 있다. 설계 관점에서 가장 비용이 많이 들고, 공간 및 시간이 많이 드는 기능인 과부하 보호는 이제 가장 쉬운 설계 단계 중 하나이며, 이를 통해 설계자는 최종 제품을 차별화시키는 기능에 더욱 많은 시간을 할애할 수 있다.
유연성 및 확장성 높은 디지털 오디오 증폭기 설계하기
글│Jun Honda, Senior Staff Engineer, Energy Savings Products, International Rectifier
클래스-D 오디오 증폭기는 소형 폼 팩터와 사운드 품질에서 성능의 저하가 없다는 특징 때문에 클래스 A/B 대응 제품과 비교해 더욱 보편화되고 있다. 수많은 오디오 엔지니어를 위해, 클래스-D는 새로운 설계 영역을 제시한다.
오디오 엔지니어가 최초의 클래스-D 증폭기 설계와 프로토타입을 구동시킬 때의 순간을 상상해 보자. 운이 좋은 날이면, 설계자는 이상적인 파형만 보게 된다. 그러나 그렇지 않을 경우, 설계자는 보드에서 부풀어 오른 연기를 보게 될 것이고 이에 설계자는 시간이 많이 걸리고 비용이 많이 드는 디버깅 싸이클에 착수하게 된다. 잘못된 점에 대한 실마리를 찾지도 못한 채 전력 단에서 모든 부품을 교체 하느라 하루 종일을 보낼 수 있다. 엔지니어가 오류의 순간과 근본 원인을 잡으려고 시도하는 순간에 악몽은 지속될 수 있다. 설계자가 문제를 정확히 집어낼 때까지 프로토타입은 계속해서 오류가 발생하기 때문이다.
오디오 엔지니어가 처음으로 클래스-D 증폭기를 설계할 때, 최악의 시나리오를 피하기 위해 설계 단계에서 각별히 주의를 기울여야 한다. 다른 클래스 오디오 증폭기와 다르게, 클래스-D 증폭기는 단계적으로 켜질 수 없다. 출력 MOSFET은 과도한 전력 소비로 유발되는 오류를 피하기 위해 완전한 턴-온이나 완전한 턴-오프 상태를 유지해야 한다. 따라서, 출력 단의 설계에서 가장 첫 번째 단계는 PWM 스위칭이 잘 조율되어 보호되도록 보장해야 한다. 일단 수행되면, 설계자는 이 작업의 일부에 집중할 수 있게 되며, 클래스 D- 증폭기 설계를 독자적이고 다르게 만들 수 있는 설계 기능을 추가할 수 있다.
핵심적인 첫 번 째 단계
보호형 PWM 스위칭 단은 모든 클래스-D 증폭기 설계자의 바람이며 유연성 높고 확장성 높은 "보호형" 클래스-D 오디오 증폭기 빌딩 블록을 실현하는 개념을 유도한다.
클래스-D 증폭기 빌딩 블록 4개
토폴로지 덕분에, 클래스-D 증폭기는 수많은 기능 블록으로 이루어져 있다(그림 1), 이러한 블록의 각각은 폭넓은 기술 지식을 필요로 하는 뛰어나게 다른 동작 속성을 가지고 있으며, 설계를 복잡하고 어려운 작업으로 만든다. 일반적인 클래스-D 증폭기는 디모듈레이션 저대역 필터와 함께 필수적인 4가지 기능을 포함한다.
그림 1.
오류 증폭기
이론에서, 클래스-D 증폭기는 선형성이다. 그러나 실제로, 클래스-D 증폭기는 한정된 스위칭 시간, 오버/언더 슈트, 전원 공급장치 변동과 같은 수많은 결함들을 내포하고 있다. 오류 증폭기는 입력 오디오 신호로 출력 오디오 신호를 비교함으로써 출력 단에서 이러한 결함들을 보정한다.
PWM 비교기
일단 오류 증폭기가 입력 신호의 비례하는 모양을 갖춘 출력처럼 입력 오디오 신호를 처리한 다음, 비교기는 이 아날로그 신호를 PWM(pulse-width modul-ated) 신호로 변환시킨다.
게이트 드라이브 및 MOSFET 스위칭 단
게이트 드라이브 단은 접지 포텐셜로 레퍼런스되는 비교기에서 PWM 신호를 수신하며, 하이-사이드 및 로우-사이드 MOSFET의 각각의 소스에 레퍼런스된 게이트 드라이브 신호로 레벨 시프트 시킨다. 게이트 드라이브 단에서, 데드타임은 하이-사이드와 로우-사이드 MOSFET에서 동시 발생의 ON 상태를 피하기 위해 각각의 ON 상태 사이에서 삽입된다.
과부하 보호
보호 회로는 과부하 조건의 상황으로 오류가 발생하는 것에서 MOSFET을 보호한다. 클래스-D 증폭기에서, MOSFET의 소비 전력은 부하 전류의 스퀘어와 비례한다. 과부하 보호는 출력 전류를 측정하고 과부하 조건을 결정한다.
통합형의 유연성 높은 방식
IR의 16-핀 IRS2092처럼 이러한 4가지 필수 기능을 통합한 모놀리식 디바이스는 결정적으로 중요한 보호형 PWM 스위칭 단을 갖추고 앞에서 기술한 악몽과 같은 잠재성을 없애는 클래스-D 증폭기를 위해 간단하면서, 플러그-인의 설계 솔루션을 설계자들이 소유하는 시대를 열었다. 단일 디바이스에 고집적 되어 있으면서, 내부의 기능성은 오디오 엔지니어에게 특정 설계 요건을 기능별로 만족시킬 수 있는 유연성을 제공한다.
4개의 필수적인 클래스-D 증폭기 빌딩 블록을 통합시킨 통합형 IC 솔루션을 사용하는 또 다른 이점은 다를 출력 전력 레벨이나 다른 수많은 채널에 대한 확장성이다. 증폭기를 스케일링하는 것은 쉬운 3단계 과정이 되며, MOSFET, 데드타임, 과부하 보호 임계를 단순히 변경한다. 동일한 베이스 설계를 공유함으로써, 확장성 높은 설계는 시장 출시 시점을 단축시킬 뿐 만 아니라 최종 제품과 관련된 설계 비용을 감소시킨다.
추가적으로, 외부 MOSFET을 이용하는 것은 애플리케이션을 만족시키는 최적의 EMI 및 효율성 트레이드-오프 지점을 형성할 때 유연성을 제공한다.
모놀리식 빌딩 블록 디바이스의 사용을 가능한 성능을 살펴보기 위해, IR의 IRS2092 오디오 IC에서 구현되는 기능들을 자세히 살펴보자.
노이즈 아이솔레이션(Noise Isolation)의 오류 증폭기
잡음과 THD 속성을 예로 들면, 클래스-D 증폭기의 전반적인 오디오 성능은 대부분 오류 증폭기 성능으로 결정된다. 클래스 A나 클래스 A./B와 다르게, 클래스-D 토폴로지는 독자적인 요구 셋트를 제시해, 오류 증폭기가 잡음이 많은 거친 환경에 상주할 수 있도록 여러 개의 다른 특성들을 요구한다. 그 결과, 리니어 애플리케이션에 발견되는 오류 증폭기에서 최상의 오디오 성능은 클래스-D 증폭기의 최적 결과를 보장하지 않는다. 이 애플리케이션에 맞는 연산 증폭기를 찾는 것은 시간이 많이 소비되는 시도이며 오류가 발생하는 과정이 될 수 있다. 고잡음 면역 및 5MHz 대역폭을 갖춘 고집적 연산 증폭기는 설명된 설계 사례에서 0.005% THD를 실현한다(그림 2).
그림 2.
노이즈 아이솔레이션
클래스-D 증폭기는 서로 반발하는 프론트 엔드와 백엔드를 포함한다. 그러나, 토폴로지는 프론트 엔드와 백엔드가 서로 가까워야 한다는 것을 지적한다. 실제로, 클래스-D 증폭기 설계를 구현할 때 가장 까다로운 부분은 시끄러운 출력 단의 유해한 스위칭 잡음에서 잡음에 민감한 입력 아날로그 부분을 고립시키는 방법을 결정할 때 이다.
게이트 드라이버가 실리콘 다이에서 오류 증폭기를 통합할 때, 가장 어려운 과제는 2개의 회로를 전기적으로 절연시키는 방법이 될 수 있다. 인터내셔널 렉티파이어의 IRS2092는 독자적인 정합 절연 기법을 통해 노이즈 아이솔레이션을 보장한다.
PWM 비교기
일단 오디오 신호가 오류 증폭기에서 처리되고 스위칭 주파수를 결정하는 스위칭 캐리어 신호에 추가된다면, PWM 비교기는 혼합 아날로그 정보를 PWM 형태로 변환시킨다. 증폭기 단은 루프 이득의 일부를 효과적으로 얻는다. 우수한 PWM 비교기는 루프 설계를 더욱 유연성 있게 할 수 있는 짧은 전파 지연으로 아날로그 신호를 PWM으로 변환시킨다.
PWM 레벨 시프트
PWM 신호의 성공적인 생성 다음에, 다음 과제는 조용한 오류-증폭기 영역에서 잡음이 많은 스위칭 단으로 PWM 신호를 전송하는 것이다. 이러한 까다로운 작업을 해결하는 핵심은 고성능, 고전압 레벨 시프터를 이용하는 것이다.
레벨 시프터는 디지털 신호를 다른 유동성의 포텐셜로 전송한다. 우수한 레벨 시프터는 각 사이드에서 전압 차이에 관계없이 PWM 신호를 정확하게 통과시킨다. 마치 이상적인 차동 증폭기와 같다.
데드타임 삽입
클래스-D 증폭기의 핵심에서 가장 까다로운 부분 중의 하나는 PWM 루프 설계이다. 여기서 성공적이게 하기 위해, 설계자는 가장 문제가 많이 발생하지만 데드타임과 보호와 관련된 중요한 설계 단계를 공략해야 한다.
데드타임 삽입은 필요악이며 클래스-D 증폭기에서 스위칭 단 설계의 가장 중요한 부분으로써 폭넓게 인식되고 있다. MOSFET의 제한된 스위칭 트랜지션 시간을 적응시킴으로써, 데드타임은 슛 쓰루를 보호한다. 데드타임이 안전 동작을 보장하는 동안, 원치 않는 왜곡을 유발시키는 비선형성을 생성한다. 설계자는 더욱 향상된 THD 성능을 얻을 것인가 아니면 안전 마진을 줄일 것인가의 사이를 종종 고민한다.
IRS2092와 같은 빌딩 블록 IC는 내장된 데드타임으로 마감되어, 설계자는 선택된 MOSFET에 따라 데드타임 양을 간단히 선택한다. 외부 데드타임 설계와 대조적으로, 보장된 데드타임 양으로 데드타임이 통합된 것을 사용하면 설계자가 최악의 시나리오를 추정해야 하는 필요성이 사라진다.
게이트 드라이버 및 MOSFET
클래스-D 증폭기에서, MOSFET은 신호를 증폭하는 디바이스이다. 실제로, 입력 신호를 증폭하는 디바이스는 없다. 토폴로지나 디바이스와 관계없이, 증폭기와 비슷한 비유는 사무실 복사기에서 확대된 복사물이라 할 수 있다. 복사기는 원래 소스를 가지고 있으며 새로운 종이에 더 많은 복사물을 만들어 낸다. 동일하게, 증폭기는 입력 신호를 증폭하기 보다는 전원 공급장치에서 출력 신호를 생성한다.
MOSFET은 새로운 복사물이 이루어지는 장소이다. 복사기의 프로젝션과 비슷하게, MOSFET의 작업에 대한 정확도는 게이트 드라이버 단에 의존된다. 여기서 정밀한 게이트 제어는 우수한 오디오 성능을 획득하는 핵심이다. 게이트 드라이버는 낮은 펄스-폭 왜곡을 갖추어야 하며 하이-사이드 및 로우-사이드 게이트 드라이버 단 사이의 우수한 매칭을 제공한다. 하이-사이드 및 로우-사이드 게이트 드라이버 단 모두는 선형성을 달성하기 위해 데드타임을 단축하는 중요한 요소이다.
과부하 보호
과부하 보호는 복잡해 질 수 있을 뿐 만 아니라, 비용, 시간, 공간이 많이 소용되는 기능이다. 외부 션트 레지스터 기반의 전류 센스는 부하 전류 검출을 위해 폭넓게 이용되고 있다. 그러나, 이 같은 유형의 보호는 션트 레지스터 선택, 잡음 필터링과 같은 수많은 고려사항을 제기하며, 전력단에서 중요한 전류 루프 경로의 추가적인 스트레이 인덕턴스로 발생되는 추가적인 스위칭 잡음을 야기한다.
통합형 빌딩 블록 IC에서, 과부하 보호는 내장되어 있다. MOSFET의 RDS(ON)-기반 보호 기능은 출력 전류가 미리 결정된 임계값 즉 스위칭 애플리케이션에서 귀중한 값을 초과할 때 출력 전류를 모니터하고 PWM을 셧 다운 시킨다. 고속의 스위칭 속도를 갖춘 새로운 세대의 MOSFET을 이용하기 위해, 혜택을 감소시키는 중요한 전력 전류 경로에서 부품을 추가시키지 않는 것이 중요하다. 또한, MOSFET의 RDS(ON)의 대규모 파지티브 온도 계수는 접합 온도로 과전류-임계값을 감소시키며, 안전을 강화한다.
결론
그림 3.
통합형 빌딩 블록 IC는 클래스-D 와 매우 특화된 지식을 요구하는 것과 관련된 힘든 설계 작업을 변형시킬 수 있다. 이 같은 고집적 오디오 IC는 설계 과정에서 수많은 추측을 제거하며 따라서 오디오 엔지니어는 설계자의 최종 제품을 차별화시키는 기능들에 초점을 맞출 수 있다. 그림 3은 120-W 클래스-D 증폭기 레퍼런스 설계를 보여주는 것으로 IRS2092 클래스-D 빌딩 블록 IC 와 IR의 IRF6645 DirectFET￡ MOSFET을 이용한 설계 방법을 예로 들고 있다.
이것은 고성능 및 간단한 구성을 실현시키는 셀프-오실레이트 PWM 구조를 사용한다. 그 결과에 따른 설계는 클래스 AB 증폭기와 비교되는 오디오 성능(그림 4)를 보여주며, 설계가 요구하는 콤팩트 풋프린트와 확장성이 높은 유연성을 실현한다.
그림 4.
