광대역 액세스 라인 카드를 위한 맞춤형 NPU - Technology

통신 장비 업체들은 DSLAM(Digital Subscriber Line Access Multiplexer) 설계에 있어 중대한 과제에 직면했다. 이러한 과제는 DSLAM 라인 카드 상에 상주하는 액세스 프로세서(AP)에 대한 다수의 특정한 요구로 이어진다. 이러한 AP 요구를 설명하기 위해서 이 글에서는 반도체 업계의 동향과 특정한 FPGA 기반 액세스 플로우 프로세서(AFP)에서 이용 가능한 아키텍처 기능들에 대해 살펴본다. 이 글에서는 또한 DSLAM 라인 카드에 왜 맞춤형 네트워크 프로세싱 유닛(NPU)이 적합한지에 대해 살펴본다.

광대역 액세스 라인 카드를 위한 맞춤형 NPU

글│Sri Purisai, Altera의 통신 사업부 전략 마케팅 이사
David Levy, Ethernity Networks의 CEO

DSLAM의 해결 과제

첫 번째 과제는 디자이너들은 흔히 애용하는 기법으로서 더 많은 것을 제공하는 것이다. 더 많이 제공한다는 것은 여러 가지 측면에서 가능하지만 우선적으로는 트리플 플레이를 가능하게 하는 것이다. 요즘 화제가 되고 있는 이 서비스는 통신 사업자들이 고객들에게 더 많은 수익 창출 서비스를 제공하기 위해 원하는 것이다. 경쟁에서 이기기 위해서는 비디오를 지원하고, 추가적인 프로토콜을 처리하고, 특히 음성 및 비디오 트래픽을 위해 높은 서비스 품질(QoS)을 제공하도록 더 엄격한 트래픽 관리를 지원하기 위해서 DSLAM을 훨씬 더 높은 대역폭으로 설계해야 한다.
이를 달성하기 위해서는 또 다른 중요한 과제를 야기한다. 이 모든 것을 더 적은 비용으로 제공해야 하는 것이다. 전세계적으로 경쟁이 치열해짐에 따라서 DSLAM에 대해서 가격 압력이 갈수록 더 심해지고 있다. 통신 사업자들이 DSLAM에 대해 지불하는 포트 당 가격이 최근 수년 사이에 현저하게 떨어졌다. 이와 같이 가격이 낮아짐으로써 문제는 DSLAM 하드웨어를 구축하는 비용을 낮추면서 특정한 마진을 유지하는 것이다.

DSLAM 디자이너들이 해결해야 할 세 번째 과제는 적응가능 플랫폼을 구축하는 것이다. DSLAM의 진정한 가치는 전체적인 새시나 라인 카드를 교체하지 않고 새로운 프로토콜이나 더 높은 쓰루풋 같은 새로운 요구를 충족할 수 있는 적응성에 있다.

DSLAM 라인 카드 프로세싱 요구

이러한 과제들을 충족하기 위해서 이상적인 액세스 프로세서는 다음과 같은 여러 가지 특성들을 갖추어야 한다.

쓰루풋

DSLAM은 새로운 수익 창출 서비스를 가능하게 하고 모든 고객과 계약한 QoS를 제공하기 위해 필요한 쓰루풋을 제공해야 한다. 쓰루풋은 예측 가능해야 하며 네트워크 트래픽 타입에 따라 변동될 수 없다. IP-DSLAM(Internet Pro-tocol DSLAM)은 포트, 서비스, 방향에 따라서 대역폭을 유연하게 파티셔닝할 수 있어야 하며 낮은 라인 카드 비용 및 낮은 전력을 가능하게 해야 한다. 트리플 플레이의 비디오 서비스가 지배적임에 따라서 DSLAM 라인 카드의 쓰루풋 요구가 열 배 이상 증가했다. DSL 집합 대역폭은 더 이상 과도하게 과가입할 수 없게 되었다. 비디오 스트림 요구량은 순수한 데이터 서비스 DSL에서 허용되는 과가입의 수준을 허용하기에는 너무 대형이고 너무 일정하다.

72포트 ADSL2 라인 카드는 비디오만을 위해서 3.5Gbps 이상의 쓰르풋을 처리해야 한다. 이는 HD 비디오 스트림당 6Mbps로 포트당 3개의 고유의 고화질(HD) 브로드캐스트 또는 주문형 비디오 채널이라고 가정한다. 또 다른 예는 포트당 100M/100M 서비스를 제공하는 32포트 VDSL 라인 카드로서 이는 25% 활용도로 5.0Gbps의 쓰루풋을 필요로 한다.

확장성

고속의 높은 포트 수 라인 카드를 위해서는 충분한 쓰루풋이 필요한 반면에 다른 라인 카드를 위해서는 비용(외부 메모리 포함), 전력, 보드 면적을 하향 축소할 수 있는 솔루션이 필요하다. 시스템 업체들은 다수의 제품에 걸쳐서 동일한 기술, 부품, 업체를 이용함으로써 제품 수명 효율을 향상시킬 수 있다. AP는 다양한 성능 및 애플리케이션의 제품에 들어갈 수 있도록 확장성과 유연성을 제공해야 한다.

오늘날 서비스 사업자들은 현장 설치(truck-roll)를 실시해서 새로운 기능을 추가하고 서비스를 확장하는데 이는 운용 비용(OPEX)을 증가시킨다. 그런 다음에는 다년간 계약이나 요금 인상을 통해서 이들 비용을 회수한다. 프로그래머블 실리콘 및 소프트웨어를 이용해서 서비스 사업자가 원격 구성으로 유연하고 확장가능한 솔루션을 제공할 수 있으므로 현장 설치 및 관련 OPEX를 피할 수 있다.

유연한 인터페이스

유연한 IP-DSLAM 솔루션은 자신이 설계되어 들어있는 라인 카드에 필요한 바로 그 인터페이스들을 지원하기 위한 예비량을 제공할 수 있다. 액세스 장비 업체들이 자사 플랫폼을 위해 일련의 라인 카드 제품군을 제공하는 것이 일반적이므로 이상적인 IP-DSLM은 디바이스 제품군이나 또는 유연한 인터페이스의 디바이스로 이용할 수 있어야 한다. IP-DSLAM이 다중 인터페이스의 요구를 충족하려고 하면 라인 카드 디자인에 불필요한 기능을 지원하기 위해서 추가적인 보드 면적, 비용, 전력이 필요해질 수 있다. 더 심각한 것은 IP-DSLAM이 요구를 충족하기 위해 충분한 수의 인터페이스를 제공하지 못할 때이다. 이 경우에는 IP-DSLAM을 있는 그대로 이용할 수 없으며 이러한 부족을 보상하기 위해서 추가적인 외부 디바이스나 로직이 필요하다. 낮은 포트 수 DSLAM은 업스트림 연결을 위해 단일 GbE 인터페이스 및 단일 Utopia 2(확장) 또는 POS 인터페이스만 필요로 할 수 있으나, 높은 쓰루풋 높은 포트 수는 2개 GbE 인터페이스와 3개 Utopia/POS2 인터페이스를 필요로 할 수 있다.

유연한 네트워크 트래픽 프로세싱

AP는 TR-101에서 정의한 모든 유형의 프로토콜(PPPoA, IPoA, PPPoEoA, IpoEoA, EoA, Tagged Ethernet, SNAP, Q-in-Q 등)을 지원할 수 있어야 할 뿐만 아니라 PPP Termination, PBT, 그 외의 아직 정의되지 않은 미래의 프로토콜을 처리할 수 있는 유연성을 제공해야 한다. 이러한 프로세싱 요구뿐만 아니라 사업자들이 다수의 서비스를 가능하게 함에 따라서 IP-DSLAM이 (트래픽 스케쥴링을 통해서) 차별화된 서비스를 지원하고 (트래픽 정책과 쉐이핑을 통합해서) 만족도를 보장하도록 요구함으로써 서비스 레벨 계약(SLA)을 지원하기 위해 한계에 다다르고 있다. 이를 위해서는 멀티캐스트 스케쥴링(SP, WFQ, WRR)과 플로우 단위 쉐이핑 및 정책 등의 첨단의 트래픽 관리를 지원해야 한다.

1) 네트워크 트래픽의 업스트림 또는 다운스트림 프로토콜과 2) 다수의 논리 포트 상에서 프로토콜의 동시적인 조합으로 동일한 쓰루풋을 제공하기 위해서는 DSLAM이 결정론적 성능을 제공할 수 있어야 한다. 결정론적 성능을 제공하지 못하는 DSLAM 솔루션의 쓰루풋은 최악상황 성능을 기반으로 측정함으로써 ??부적합한?? 프로토콜을 다룰 때 제공되는 서비스 속도가 영향을 받지 않도록 해야 한다.

비용과 출시시간

서비스 사업자들은 최종 사용자에게 더 많은 것을 제공해서 사용자가 현행 서비스 가입에서 전환하도록 함으로써 공정한 몫의 가입자당 평균 매출(ARPU)을 달성하기 위해 치열하게 경쟁하고 있다. 이를 위해서 매우 경쟁적인 요금 체계로 유연하고 확장가능한 솔루션을 제공하기 위해 애쓰고 있다. 이러한 경쟁에 의해서 DSLAM을 제조하는 OEM들은 아키텍처와 기능을 재고하고 이러한 포괄적인 패키지를 매우 낮은 가격으로 제공해야 할 뿐만 아니라 동시에 사업자들이 시장을 선점할 수 있도록 기능 셋을 업그레이드할 수 있는 기능을 제공하지 않을 수 없다.

IP-DSLAM 솔루션 비용은 요구되는 외부 메모리, 외부 제어 플레인 프로세서(필요한 경우), 보드 면적, 전력 및 냉각을 포함한다.

전력

포함되는 실리콘과 관련 메모리는 시스템의 전력 예산 이내로 유지되어야 한다. 일부 디자인은 외부 전력을 이용하지 않고 작동하며 총 시스템 전력이 쌍꼬임선으로부터 이용할 수 있는 것으로 제한된다. 기존 플랫폼 용으로 설계된 라인 카드는 DSLAM 플랫폼을 처음 개발할 때 정해졌던 엄격한 예산으로 한정되며 새로운 시스템 용으로 설계된 라인 카드 역시 엄격한 전력 예산으로 제한된다. 반면에 저전력 AP는 시스템 비용 절감, 시스템 신뢰성 향상, 포트 밀도 향상 등의 잠재적인 이점들을 제공한다.

프로세싱 요구를 충족하기 위한 현행 기법의 단점

OEM 업체들은 사내 R&D 팀에서 제공하는 프로세싱 요구를 충족하는 예측 가능하고 지속 가능한 로드맵을 이용할 수 있기를 원한다. 하지만 내부적인 연구개발 및 초기 개발 비용(NRE)을 절약하고 출시시간을 단축하기 위해서 OEM들은 규격형 솔루션으로 눈을 돌려서 자신들의 요구를 충족하는 ASSP 업체 및 프로세서 업체를 찾고 있다.

하지만 현재 나와 있는 ASSP 기반 NPU 구축 옵션은 일련의 단점들을 수반한다. 멀티코어 프로세싱 솔루션은 소프트웨어 복잡성 및 고정적인 자원이 문제이다. 범용 CPU는 데이터 패스 프로세싱 엘리먼트에 요구되는 성능을 제공하지 못한다. ASIC은 일부 이러한 한계점들을 해결하려고 시도하기는 하나 확장이 불가능하거나, 유연하지 않거나, 너무 많은 시간과 비용을 소요한다.

FPGA 솔루션

OEM 업체들에게 좀더 근본적인 문제는 협력할 수 있는 업체가 없다는 점과 자신들의 일정과 요구를 충족하는 실현 가능한 로드맵이 부재하다는 점이다. 이 점에 있어서 파트너 업체들의 프로세싱 에코시스템을 갖춘 시장 주도적인 회사가 이들 OEM들에게 유용할 것이다. 패킷 프로세싱에 일차적인 초점이 맞추어져 있고 혁신 분야이므로 이들 OEM들이 유선 액세스 인프라 시장 요구를 충족할 수 있도록 하는 두 가지 중요한 요인은 1) 높은 성능의 유연한 프로세싱을 위해 첨단 프로세스 기술을 기반으로 한 실리콘 플랫폼과 2) 자체적인 NPU를 구축하거나 아니면 특정한 목표 애플리케이션에 적합하게 간편하게 맞춤화할 수 있는 사전에 구축된 프로세서를 이용할 수 있는 옵션이 가능한 것이다(표 1).

OEM이 FPGA를 이용해서 자체적으로 프로세싱 기술을 개발하거나 아니면 FPGA로 사전에 구축된 NPU 솔루션을 이용하거나 출시시간을 단축하고, 가격 경쟁력을 높이고, 위험성을 낮추는 모든 이점을 달성할 수 있다. 하드웨어 및 소프트웨어 수준에서의 프로그램가능성은 특정한 솔루션에 적응하기 위해 필요한 유연성을 제공한다.

다수의 파트너 업체들로 이루어진 프로세싱 에코시스템이 자체적인 솔루션을 개발하려는 OEM들을 위해서 개발 시간을 단축하고 비용을 절감하는 IP 코어를 제공할 수 있다. 이러한 에코시스템은 또한 현장에서 검증된 파트너쉽을 제공함으로써 OEM이 목표 애플리케이션 요구에 적합하게 맞춤화할 수 있는 유연한 프로세싱 기술을 완벽하게 이용할 수 있도록 한다.

Altera의 유연하고 확장가능한 FPGA 기반 플랫폼

저가형 Cyclone 시리즈에서부터 고성능 Stratix 시리즈 디바이스에 이르는 Altera의 FPGA는 변화하는 유선 액세스 인프라의 모든 요구(새로운 프로토콜, 액세스 기법, 변화하는 시스템 아키텍처, 시스템 대역폭 확장 등)를 신속하고 경제적으로 충족하는 패킷 프로세싱 플랫폼을 제공한다.

그림 1에서 보듯이 Altera의 프로그래머블 솔루션은 유연하고 확장가능 빌딩 블록이나 아니면 맞춤형 시스템의 일부분으로서 편리하게 구현할 수 있다. 자체적인 차별화된 NPU를 개발하거나 사전에 구축된 맞춤화 프로세서를 구입하든 Altera와 이의 에코시스템 파트너 업체들을 이용함으로써 부품 노후화를 염려하지 않고 신속하고 경제적으로 이상적인 아키텍처를 개발할 수 있다.

그림 1.

신속한 제품 출시를 위해서는 고성능 Stratix 시리즈 FPGA로 프로토타입을 개발하고 양산을 위해서는 저가형 HardCopy 시리즈 스트럭처드 ASIC으로 매끄럽게 이전할 수 있다. 저가형 패킷 프로세싱 시스템을 위해서는 Cyclone 시리즈 FPGA가 적합하고, 기가비트 이더넷 백플레인을 위해서 통합적인 직렬화기/병렬화기(SerDes)가 필요할 때는 트랜시버 기반 Arria GX FPGA를 이용할 수 있다.

사례: Ethernity Networks

Ethernity Networks의 ENET3000 FPGA AFP는 저가형 FPGA와 DDR2 메모리 조합을 이용해서 앞선 기능성, 유연성, 쓰루풋, 저전력을 제공하면서 규격형 패킷 프로세서 및 네트워크 프로세서 ASSP와 경쟁할 수 있는 고유의 아키텍처를 특징으로 한다. ENET 제품군(그림 2와 그림 3)은 Altera Cyclone 제품군 FPGA로 구현했을 때 최대 5Gbps 및 Stratix 제품군 FPGA로 구현했을 때 20Gbps를 지원한다. ENET3000은 ASIC 개발의 패러다임 변화를 활용해서 복잡한 대량수량 디자인을 FPGA를 이용해서 경제적으로 제조할 수 있도록 한다.

그림 2.

그림 3.

성능

ENET3000의 아키텍처는 최대 128K 검색 항목을 이용한 파싱, 분류, 포워딩, 스위칭, 루팅, 최대 64K 버퍼를 이용한 트래픽 관리, ATM SARing 및 유연한 패킷 분절화, 정책, 패킷 편집 작업을 수행하고 각각의 작업이 파이프라인 상의 하나 이상의 엔진에 의해 처리되는 스테이지드 파이프라인으로 이루어진다. 데이터 파이프라인 폭은 64비트이며 엔진은 100MHz로 실행된다. 64바이트의 최악상황 패킷 크기를 처리할 때 7.5MPPS 또는 5Gbps의 쓰루풋을 달성한다. 한편 ENET4000 데이터패스 폭은 128비트로서 167MHz의 내부 주파수로 2개 트래픽 관리자 블록을 이용해서 최대 20Gbps를 지원한다.

(그림 4에서 보듯이 Altera Cyclone II FPGA로 구현한) ENET3000의 5Gbps 네트워크 트래픽 성능은 DSLAM 라인 카드와 같은 액세스 애플리케이션에 이용할 수 있는 대부분의 네트워크 프로세서의 성능보다 훨씬 높은 것이다. 이 쓰루풋이 가능한 네트워크 프로세서는 보통의 DSLAM 라인 카드 구축에 이용하기에 지나치게 비싸고 너무 많은 전력을 소비한다.

그림 4.

확장성

ENET3000은 5Gbps의 높은 결정론적 쓰루풋을 달성하고 96 이중 지연시간 포트 같은 높은 포트 수 라인 카드를 처리할 수 있을 뿐만 아니라 낮은 포트 수 및 낮은 쓰루풋 레벨을 처리하도록 축소할 수도 있다(표 2). 이 동일한 솔루션을 Metro Ethernet에 이용해서 최고 24 SSSMII를 지원하거나 또는 10G XAUI를 위해 20Gbps를 지원할 수 있다.

낮은 전력 소비

효율적인 아키텍처는 전력 소비를 낮춘다. ENET3000의 최적화된 아키텍처는 특정한 양의 네트워크 트래픽을 처리하기 위해서 RISC 프로세서에 비해 훨씬 더 적은 로직 및 스위칭을 이용한다(이 프로세서의 명령 셋이 네트워킹 애플리케이션을 위해 맞춤화되었다 하더라도). ENET3000의 아키텍처는 5Gbps의 네트워크 트래픽을 처리하면서 3W보다 훨씬 적게 필요로 하며 1Gbps의 네트워크 트래픽을 처리할 때는 최저 1W에 이를 수 있다.

유연성

AP를 FPGA로 구현함으로써 많은 이점을 달성할 수 있다. 그러한 한 가지 이점이 다양한 수준에서 제공되는 유연성이다. 무엇보다도 중요한 것은 ENET3000은 근본적으로 유연하다는 점이다. 다시 말해서 설계 상으로 유연성을 제공하도록 설계되었다.

네트워크 트래픽 프로세싱

이 디바이스의 많은 구성 레지스터 및 테이블은 패킷 분절화에 대한 구성가능 지원과 와이어 속도로 어떠한 이더넷 캡슐화를 지원할 수 있도록 하는 와이어 속도 패킷 편집기를 포함해서 다양한 네트워크 트래픽 타입 및 트래픽 관리/QoS 요구를 처리하도록 사전에 구성하거나 아니면 실행 중에 변경할 수 있다.

인터페이스

이 FPGA 기반 솔루션은 인터페이스를 맞춤화할 수 있는 유연성을 제공한다. 애플리케이션의 필요에 적합하게 고유의 고객 정의 인터페이스를 조합할 수 있으므로 디자이너가 ASSP 업체가 제공하는 인터페이스로 한정되지 않는다.

스위칭 및 루팅

ENET3000은 한 패킷으로 최고 64개 필드를 추출하고 그런 다음 이를 분류, 필터링, ACL, 스위칭, 루팅에 이용할 수 있는 유연한 키 생성기를 포함한다. 데이터베이스 검색에 DDR2를 이용함으로써 분류, 학습, 필터링, 포워딩에 128K 항목을 이용할 수 있으므로 플로우마다 각기 다른 포워딩 규칙을 이용할 수 있다.

통합

이러한 솔루션은 FPGA에 로직을 추가할 수 있는 유연성을 제공하므로 잡다한 보드 기능을 편리하게 통합할 수 있다. RISC NPU를 이용해 설계한 다수의 액세스 카드 역시 NPU가 지원하지 못하는 기능(프레이밍이나 채널 결합 등)을 구현하고 기타 보드 로직을 구현하기 위해서 FPGA를 필요로 하는 것으로 나타났다. 사용되지 않는 로직을 이용해서 GPIO, 타이머, 기타 고객의 특정한 기능을 구현할 수 있다.

현장 업그레이드

FPGA는 현장에서 제품을 업그레이드할 수 있는 유연성을 제공한다. 많은 제품들이 설치된 장비를 업그레이드하거나 변경할 수 있는 명확한 계획 없이 구축되므로 FPGA로 하드웨어를 변경할 수 있는 옵션을 제공함으로써 예상치 못한 변경에 대응할 수 있다. 이 특성은 현장 업그레이드를 통해서 자사 시스템이 미래의 변화에 대처할 수 있도록 원하는 사업자들에게 중요하다.

비용

90nm FPGA로 개발된 AP는 설계 자동화, 유연성, 개발 위험성 감소를 비롯한 다양한 출시시간 및 비용 절감 이점을 제공한다. 이러한 이점들을 이용해서 역동적인 IP-DSLAM 시장에서 AP 개발을 가속화하고 계속해서 변화하는 표준에 적응할 수 있다. Altera의 Stratix II FPGA에서 HardCopy 스트럭처드 ASIC으로 이전함으로써 설계 유연성이 제공되며 그럼으로써 디자이너들이 각각의 고객 요구에 따라서 맞춤화된 디자인을 편리하게 작성할 수 있다. 그럼으로써 96포트 듀얼 지연시간 비차단 ADSL2 , 비차단 32포트 100/100 VDSL2, 다중포트 고속 이더넷, 기가비트 이더넷, FTTH(fiber-to-the-home)을 포함하는 다중서비스 플랫폼 용의 라인 카드를 지원할 수 있다.

결론

DSLAM, OLT, MSAN 광대역 액세스 라인 카드를 설계하기 위해서는 라인 종단 액세스 패킷 프로세서의 다양한 요구를 충족해야 한다. ENET3000 같은 FPGA 기반 액세스 플로우 프로세서는 FPGA와 스트럭처드 ASIC 기술의 재구성가능성, 성능, 확장성과 맞춤화 액세스 패킷 프로세서 아키텍처의 우수한 특성을 단일 칩으로 결합했다. 이러한 결합으로서 디자이너들이 다양한 프로그래머블 액세스 패킷 프로세서 솔루션을 제공하기 위해 필요로 하는 확장성, 유연성, 낮은 비용을 가능하게 하므로 최적화된 제품 차별화, 맞춤화 패킷 프로세싱, 신속한 출시시간을 달성할 수 있다.

관련 정보
Point-to-Point Protocol over ATM (PPPoA):

http://en.wikipedia.org/wiki/Point-to-Point_Protocol_over_ATM
Internet Protocol over ATM (IPoA) and Internet Protocol over Ethernet over ATM (IPoEoA):

www.h3c.com/portal/res/200706/01/20070601_108465_ATM%20Introduction_195627_57_0.pdf
Point-to-Point Protocol over Ethernet over ATM (PPPoEoA):

www.techweb.com/encyclopedia/defineterm.jhtml?term=PPPoA
Q-in-Q:

http://en.wikipedia.org/wiki/Q-in-Q
Subnetwork Access Protocol (SNAP):

http://en.wikipedia.org/wiki/Subnetwork_Access_Protocol
DSL Forum??s Working Text (WT-101):

www.ieee802.org/1/files/public/docs2004/WT-101v1.pdf