1958년 처음 제안된 클래스 D 증폭기는 최근 몇 년 동안 더욱 더 보편화되었다. Class D 증폭기는 무엇인가? Class D 증폭기와 다른 종류의 증폭기는 어떻게 비교될 수 있을까? 오디오용으로 Class D가 왜 주목을 받고 있는가? "우수한" 오디오 Class D 증폭기를 만들기 위해 필요한 것은 무엇인가? ADI의 Class D 증폭기 제품의 특징은 무엇인가? 다음 글에서 이러한 질문에 대한 대답을 살펴보기로 하자.

 

 

클래스 D 오디오 증폭기에 대한 정의, 사용 이유 및 방법 1

 

 

글│에릭 갈라스(Eric Gaalaas), 아날로그 디바이스

 

 

음질

 

Class D 증폭기에서 전반적으로 우수한 음질을 달성하기 위해서는 여러가지 문제를 해결해야 한다.

 

클릭 및 팝(Clicks and pops)

 

클릭 및 팝 현상은 증폭기가 켜져 있거나 꺼져 있을 때 발생하는 것으로 매우 거슬릴 수 있다. 그러나, 불행히도, 증폭기가 뮤트되거나 뮤트되지 않을 때 모듈레이터 상태, 출력단 타이밍, LC 필터 상태에 주의를 기울이지 않을 경우 클릭 및 팝 현상은 Class D 증폭기로 쉽게 유입된다.

 

SNR(Signal-to-noise ratio)

 

증폭기 잡음 플로어에서 들을 수 있는 쉿소리를 피하기 위해, SNR은 휴대용 애플리케이션을 위해 저전력 증폭기에서 90dB를 초과해야 하며, 중간 전력 설계를 위해 100dB를 설계해야 하며, 고전력 설계를 위해 110dB를 설계해야 한다. 이것은 광범위한 증폭기 구현을 위해 달성될 수 있으나, 개별적인 잡음 소스는 만족스런 전체적인 SNR을 보장하기 위해 증폭기 설계 기간 동안 트랙 될 수 있어야 한다.

 

왜곡 매커니즘

 

이러한 제품들은 변조 기법이나 모듈레이터 구현시 선형성을 포함하며, 슛-쓰루 전류 문제를 해결하기 위해 출력 단에서 사용되는 데드타임이 있다.

 

오디오 신호 레벨에 대한 정보는 Class D 모듈레이터 출력 펄스의 폭에서 일반적으로 인코드 된다. 출력 단 슛-쓰루 전류를 피하기 위해 데드타임이 추가되는 것은 비선형성의 타이밍 오류를 유발시켜, 이상적인 펄스 폭과 관련된 타이밍 오류에 비례하여 스피커에서 오류가 생성된다. 슛-쓰루를 피할 수 있는 가장 짧은 데드 타임은 왜곡을 최소화할 수 있는 최상이다. 스위칭 출력단의 왜곡 성능을 최적화하기 위해 상세 설계 방법과 관련된 Further Reading 2를 참조해 보자.

 

다른 소스의 왜곡은 다음과 같다. 출력 펄스에서 상승 및 하락 시간의 불일치, 출력 트랜지스터 게이트-드라이버 회로를 위한 타이밍 특성의 불일치, LC 저대역 필터의 부품에서 비선형성이다.

 

PSR(Power-supply rejection)

 

 그림 2의 회로에서, 전원 공급장치 잡음은 매우 적은 거절로 스피커에 거의 직접적으로 동조화된다. 출력단 트랜지스터가 매우 낮은 저항을 통해 저대역 필터에 전원 공급장치를 연결시키기 때문에 발생된다. 필터는 고주파수 잡음을 거절한다. 그러나 잡음을 포함한 모든 오디오 주파수를 통과시키기 위해 설계된다. 단일 종단형 및 차동형 스위칭 출력단 회로에서 전원 공급장치 잡음의 효과에 대한 우수한 설명을 위해 Further Reading 3을 살펴보자.

 왜곡 혹은 전원 공급장치 문제가 해결되지 않을 경우, 10dB보다 우수한 PSR을 달성하거나 0.1%이상의 THD(total harmonic distortion)를 달성하는 것이 어렵다. 최악의 경우, THD는 나쁜 하이-오더가 되는 경우가 있다.

 

 다행히, 이러한 문제를 해결할 좋은 솔루션이 있다. 높은 루프 이득(수많은 리니어 증폭기 설계에서 진행된 것처럼)을 갖춘 피드백을 이용하면 많은 도움이 된다. LC 필터 입력에서 피드백은 PSR을 더욱 향상시키고 모든 비- LC 필터 왜곡 매커니즘을 감쇄시킬 것이다. LC 필터 비-선형성은 피드백 루프에서 스피커를 포함함으로써 감쇄될 수 있다. PSR > 60dB 및 THD < 0.01%를 갖춘 오디오 애호가 수준의 음질은 잘 설계된 폐쇄형 루프 Class D 증폭기에서 도달될 수 있다.

 

 그러나, 피드백은 증폭기 설계를 복잡하게 한다. 그 이유는 루프 안정성이 해결되어야 하기 때문이다(하이-오더 설계를 위한 명백하지 않은 고려사항). 또한 연속성 시간 아날로그 피드백은 펄스 타이밍 오류에 대한 중요한 정보를 포착하기 위해 필요하다. 따라서 제어 루프는 피드백 신호를 처리하기 위해 아날로그 회로를 포함해야 한다. 통합형 회로 증폭기 구현에서, 이것은 다이 비용에 추가될 수 있다.

 

 IC 비용을 최소화하기 위해, 일부 업체들은 아날로그 회로 컨텐츠를 최소화하거나 제거하는 것을 선호한다. 이러한 제품들은 디지털 개방형 루프 모듈레이터와 ADC(analog-to-digital converter)를 사용해 전원 공급장치 편차를 감지하고 모듈레이터의 동작을 보정할 수 있도록 조정한다. 이것은 PSR을 향상시킬 수 있으나 왜곡 문제를 해결하지 않을 것이다. 다른 디지털 모듈레이터는 예측된 출력단 타이밍 오류를 위해 미리 보정하려고 하거나 비이상적인 모듈레이터를 수정하려고 시도한다. 이것은 적어도 부분적인 왜곡 매커니즘을 해결할 수 있으나, 전체는 아니다. 상당히 완화된 음질 요구조건을 잘 견디는 애플리케이션은 이러한 개방형 루프 Class D 증폭기로 조절될 수 있으나, 일부 피드백 형태는 최상의 오디오 품질을 위해 필수적인 것처럼 보인다.

 

모듈레이션 기법

 

 Class D 모듈레이터는 다양한 방법으로 구현될 수 있으며 엄청난 양의 관련 연구와 지적 자산(intellectual property)으로 지원된다. 이 기고문은 기본적인 개념만 소개하고자 한다.

 

 모든 Class D 모듈레이션 기법은 오디오 신호에 대한 정보를 펄스 스트림으로 인코드 한다. 일반적으로, 펄스 폭은 오디오 신호 크기로 링크되며, 펄스의 스펙트럼은 희망 오디오 신호와 함께 바람직하지 않은(그러나 피할 수는 없다) 고주파수 컨텐츠를 포함한다. 모든 회로도에서 통합형 고주파수 전체 전력은 대략 동일하다. 그 이유는 시간 영역의 파형에서 총 전력이 유사하기 때문이며, Parseval의 이론에 따라, 시간 영역에서 전력은 주파수 영역의 전력과 동일해야 한다. 그러나 에너지 분배는 폭넓게 달라진다. 이러한 회로도에서 낮은 잡음 플로어 꼭대기에 높은 에너지 톤이 존재하는 반면, 다른 회로도에서 에너지가 형성되어 톤은 제거되어 잡음 플로어는 더욱 높아진다.

 

 가장 공통적인 변조 기법은 PWM (pulse-width modulation)이다. 개념적으로, PWM은 입력 오디오 신호와 삼각형 혹은 고정 캐리어 주파수에 동작하는 램핑 파형과 비교된다. 이것은 캐리어 주파수에서 펄스 스트림을 생성한다. 각 캐리어의 주기 내에서, PWM 펄스의 듀티 비율은 오디오 신호의 진폭에 비례한다. 그림 7의 사례에서, 오디오 입력과 삼각 파형은 모든 0V로 모아지며, 따라서, 0 입력의 경우, 출력 펄스의 듀티 비율은 50%이다. 대규모 파지티브 입력의 경우, 거의 100%이며, 대규모 네거티브 입력의 경우 거의 0%이다. 오디오 진폭이 삼각 파형을 초과할 경우, 풀 모듈레이션이 발생하며, 여기서 펄스 트레인은 스위칭을 멈추고, 개별적인 기간 내의 듀티 비율은 0% 혹은 100%이다.

 

그림 7.

 

 

 PWM은 수백 킬로헤르쯔의 PWM 캐리어 주파수에서 100-dB 혹은 그 이상의 오디오 대역 SNR을 허용하기 때문에 매력적이다. 수백 킬로헤르쯔의 PWM 캐리어 주파수는 출력 단에서 스위칭 손실을 제한할 정도로 낮다. 또한, 수많은 PWM 모듈레이터는 거의 100% 변조에 안정적이며, 고출력 전력을 허용하는 개념에서 과부하 지점까지이다. 그러나, PWM은 몇 가지 문제가 있다. 첫째, PWM 공정은 수많은 구현에서 왜곡을 고유로 추가한다(Further Reading 4); 둘째, PWM 캐리어 주파수의 고조파는 AM 라디오 내에서 EMI를 생성한다. 마지막으로 PWM 펄스 폭은 풀 모듈레이션에 가깝게 매우 작다.

 

 이것은 대부분의 스위칭 출력단 게이트 드라이버 회로에서 문제를 발생시킨다. 제한된 구동 성능으로 인해, 몇 나노세컨즈의 폭으로 짧은 펄스를 재생하기 위해 필요한 과도한 속도에서 적절히 스위치할 수 없다. 결과적으로, 전체 변조는 PWM 기반 증폭기에서 달성될 수 없으며, 이론상의 최대보다 더 작은 출력 전력을 달성하는 최대를 제한시킨다. 이것은 전원 공급장치 전압, 트랜지스터 온 저항, 스피커 임피던스만 고려한다.

 

 PWM에 대안은 PDM(pulse-density modulation)이다. 여기서, 주어진 시간 창에서 펄스 숫자는 입력 오디오 신호의 평균 값에 비례한다. 개별적인 펄스 폭은 PWM에 임의로 정할 수 없으나, 대신 모듈레이터 클록 기간의 멀티플에 "수량화"된다. 1-비트 시그마-델타 모듈레이션은 PDM의 형태이다.

 

 시그마-델타에서 수많은 고주파수 에너지는 광범위한 주파수에 대해 분포되었으나, PWM에서 캐리어 주파수의 멀티플에 톤으로 집중되지 않는다. PWM에 대해 잠재적인 EMI 장점으로 시그마 델타 모듈레이션을 제공한다. 에너지는 PDM 샘플링 클록 주파수의 이미지에서 여전히 공존하지만, 3MHz~6MHz의 일반적인 클록 주파수를 통해, 이미지는 오디오 주파수 대역 외에 있으며 LC 저대역 필터로 강하게 감쇄된다.

 

 시그마-델타의 또 다른 장점은 최소의 펄스 폭이 하나의 샘플링 클록 주기라는 점이며, 신호 조건의 경우 전체 변조를 가능하게 한다. 이것은 게이트 드라이버 설계를 쉽게 하며 이론적인 전체 전력에 안전한 동작을 가능하게 한다. 1-비트 시그마-델타 변조가 Class D 증폭기(Further Reading 4)에서 사용되지 않음에도 불구하고, 기존의 1-비트 모듈레이터는 50% 변조로 안정적이기 때문이다. 적어도 643번의 오버 샘플링이 충분한 오디오-대역 SNR을 달성하기 위해 필요하다. 따라서 일반적인 출력 데이터 속도는 적어도 1MHz이며 전력 효율성은 제한적이다.

 

 최근, 셀프-오실레이트 증폭기는 Further Reading 5에서 보는 것처럼 개발되어 왔다. 이 같은 유형의 증폭기는 피드백 루프를 항상 포함하며, 외부로 제공되는 클록 대신 스위칭 주파수의 모듈레이터를 결정하는 루프의 속성을 갖추고 있다. 고주파수 에너지는 PWM보다 더욱 평등하게 분배된다. 피드백 덕분에, 뛰어난 오디오 품질이 가능하다. 그러나 루프는 자가 조정으로 한다. 따라서 다른 스위칭 회로로 동기화하는 것은 어렵다. 또한 디지털을 아날로그로 처음 변환하지 않고 디지털 오디오 소스에 연결하는 것도 어렵다.

 

 풀-브리지 회로(그림 3)는 차동형 EMI를 감소시키기 위해 "3-상(state)" 모듈레이션을 사용할 수 있다. 전통적인 차동 동작을 이용해, 하프-브리지 A의 출력 극성은 하프-브리지 B에 반대되어야 한다. 즉, 출력 A는 높으며 출력 B는 낮거나 출력 A는 낮으며 출력 B는 높다. 그러나, 2개의 추가적인 커먼-모드 상태가 존재한다. 여기서 하프-브리지 출력 모두는(모두 높거나 모두 낮은) 동일한 극성을 나타낸다. 이러한 커먼-모드 상태 중의 하나는 차동 상태와 함께 사용될 수 있으며 3-상 모듈을 생성한다. 여기서 LC 필터에 대한 차동 입력은 파지티브, 0, 혹은 네거티브가 될 수 있다.

 

 0 상태는 2-상 회로에서처럼 파지티브 및 네거티브 상태 간의 스위칭 대신 저전력 레벨을 나타내기 위해 사용될 수 있다. 매우 적은 차동형 동작은 0 상태 기간 동안 LC 필터에서 발생하며, 실질적으로 커먼-모드 EMI를 증가시킨다고 해도 차동형 EMI를 감소시킨다. 차동형 장점은 저전력 레벨에서만 적용된다. 그 이유는 파지티브와 네거티브 상태가 스피커에 상당한 전력을 제공하기 위해 여전히 사용되고 있기 때문이다. 3-상 모듈레이션 회로에서 다양해진 커먼-모드, 전압 레벨은 폐쇄형 루프 증폭기를 위한 설계 과제를 보여준다.

 

EMI 조절하기

 

 Class D 증폭기 출력의 고주파수 부품은 상당히 고려해야 한다. 올바로 이해하지 못하고 관리하지 못하면, 이 부품들은 많은 양의 EMI를 생성할 수 있으며 다른 장비 동작을 파괴할 수 있다.

 

 2가지 종류의 EMI를 고려해야 한다. 공간으로 방사되는 신호와 스피커 및 전원 공급장치 와이어를 통해 연결되는 신호이다. Class D 변조 회로는 전도되고 방사되는 EMI의 부품의 베이스라인 스펙트럼을 결정한다. 그러나, 일부 보드-레벨 설계 기법은 베이스라인 스펙트럼에도 불구하고 Class D 증폭기로 방출되는 EMI를 감소시키기 위해 사용될 수 있다.

 

 유용한 원칙은 고주파수 전류를 수행하는 루프 영역을 최소화하는 것이다. 관련 EMI의 강도가 루프 영역에 관련되어 있으며 다른 회로에 대한 루프의 근접도이기 때문이다. 예를 들면, 전체 LC 필터(스피커 와이어링 포함)는 가능한 작게 설계되어야 하며, 증폭기에 가깝게 위치되어야 한다. 전류 구동 및 반환 경로를 위한 트레이스는 루프 영역을 최소화하기 위해 함께 위치되어야 한다(스피커 와이어를 위해 트위스트 페어를 사용하는 것은 유용하다). 초점을 맞춰야 하는 점은 발생하게 될 대규모 충전 과도 상태이며, 반면 출력 단 트랜지스터의 게이트 커패시턴스를 변경한다. 일반적으로, 이 충전은 저장 커패시턴스에서 나오며, 커패시턴스를 포함하는 전류 루프를 형성한다. 루프에서 과도상태의 EMI 영향은 루프 영역을 최소화함으로써 결정될 수 있으며, 이것은 저장 커패시턴스가 충전되는 트랜지스터에 가능한 가깝게 배치되는 것을 의미한다.

 

 때때로 RF 초크를 증폭기를 위한 전원 공급장치와 직렬로 삽입하는 것이 유용하다. 적절하게 배치된, RF 초크는 전원 공급장치 와이어 아래로 멀리 떨어져 전도되는 대신 증폭기 근처의 로컬 루프에 고주파수 과도 상태 전류를 한정시킬 수 있다.

 

 게이트-구동 비-오버랩 시간이 매우 길어질 경우, 스피커나 LC 필터로부터의 전도성 전류는 출력 단 트랜지스터의 단말기를 순방향 바이어스 할 수 있다. 비오버랩 시간이 종료될 때, 다이오드에 대한 바이어스는 순방향에서 역으로 변경된다. 대규모 역-복구 전류 스파이크는 다이오드가 완전히 꺼지기 전에 흐를 수 있으며, 문제의 원인인 EMI가 발생할 수 있다. 이 문제는 비-오버랩 시간을 매우 짧게 함으로써 최소화할 수 있다(또한 오디오의 왜곡을 최소로 하는 것이 추천된다). 역-복구 동작이 여전히 수용될 수 없을 경우, 쇼트키 다이오드는 전류를 전환시키고 기생 다이오드를 턴 온하는 것을 방지하기 위해 트랜지스터의 기생 다이오드와 병렬화될 수 있다. 쇼트키 다이오드의 금속 반도체 접합이 역 복구 효과에 본질적으로 영향을 받지 않기 때문에 도움이 된다.

 

 도넛형의 인덕터 코어를 갖춘 LC 필터는 증폭기 전류를 가져오는 스트레이 필드 라인을 최소화할 수 있다. 쉴드가 인덕터 선형성과 스피커에서 음질을 수용할 수 없을 정도로 하강시키지 않는다는 것을 보장하기 위해 주의를 기울이면 더욱 저렴한 드럼 코어의 방사는 쉴드로써 감소될 수 있으며, 비용과 EMI 성능 간의 우수한 절충이 실현된다.

 

LC 필터 설계

 

 비용과 보드 공간을 절약하기 위해, Class D 증폭기를 위한 대부분의 LC 필터는 2차, 저대역 설계이다. 그림 3은 2차 LC 필터의 차동 버전을 보여준다. 스피커는 회로 고유의 공진을 약하게 한다. 스피커 임피던스가 단일 저항에 근접해진다고 해도, 실제 임피던스는 더욱 복잡해지고 상당히 민감한 부품을 포함할 수 있다. 필터 설계에서 최상의 결과를 위해, 항상 정확한 스피커 모델을 사용하도록 해야 한다.

 

 공통적인 필터 설계 선택은 최고 오디오 주파수 이득에서 필터 응답의 드룹(droop)이 최소화되기 위해 최저 대역폭이 목적이다. 1 dB 미만의 드룹이 최대 20 kHz의 주파수를 위해 바람직하다면, 일반적인 필터는 40-kHz Butterworth 응답(최대 플랫 통과 대역을 달성하기 위해)을 갖는다. 표에서 공칭 부품 값은 공통적인 스피커 임피던스와 표준 L 과 C 값을 유사한 Butterworth 응답을 제시한다.

 

 설계가 스피커에서 피드백을 포함하지 않는다면, 스피커에서 THD는 LC 필터 부품의 선형성에 민감해질 것이다.

 

인덕터 설계 요소

 

 인덕터를 설계하거나 선택할 때 중요한 요소는 코어의 정격 전류와 모양 및 와인딩 저항을 포함하는 것이다.

 

정격 전류

 

 선택되는 핵심은 최대로 예측된 증폭기 전류에 대한 정격 전류를 가져야 한다는 것이다. 그 이유는 전류가 정격 전류 임계값을 초과하고 유입 밀도가 너무 높아지면 수많은 인덕터 코어가 자성으로 포화되기 때문이며, 그 결과 바람직하지 않게 인덕턴스가 급격히 감소하기 시작한다. 인덕턴스는 코어의 주변에 와이어를 감싸서 형성된다. 수많은 전환점(turn)이 존재한다면, 전체 와이어 길이와 관련된 저항은 상당히 크다. 이 저항이 하프-브리지와 스피커 사이에 직렬로 존재하기 때문에, 출력 전력의 일부는 여기서 소비될 것이다. 저항이 너무 높을 경우, 더욱 두꺼운 와이어를 사용하거나 바람직한 인덕터스를 제공하는 와이어의 더 적은 전환점을 요구하는 다른 재료로 코어를 변경해보자. 마지막으로, 위에서 언급한 대로, 사용되는 인덕터의 형태는 EMI에 영향을 미칠 수 있다.

 

시스템 비용

 

 Class D 증폭기를 사용하는 오디오 시스템의 전체 비용에서 중요한 요소는 무엇인가? 이 비용을 어떻게 최소화할 수 있을까?

 

 Class D 증폭기의 액티브 부품은 스위칭 출력단과 모듈레이터이다. 이 회로는 아날로그 리니어 증폭기와 대략 동일하게 구축될 수 있다. 실질적인 트레이드-오프는 시스템의 다른 부품을 고려할 때 발생한다. Class D의 더욱 낮은 소비는 히트 싱크나 팬과 같은 냉각 장치의 비용(공간)을 감소시킨다. Class D 고집적회로 증폭기는 리니어 증폭기를 위해 가능한 것 보다 더욱 소형의 더욱 저렴한 패키지를 사용할 수 있다. 디지털 오디오 소스에서 구동될 때, 아날로그 리니어 증폭기는 오디오를 아날로그 형태로 변환하기 위해 DAC(D/A converter)를 필요로 한다. 이것은 아날로그-입력 Class D 증폭기에 적절하나, 디지털 입력 타입은 DAC 기능을 효과적으로 통합한다.

 

 한편, Class D의 비용 단점은 LC 필터이다. 부품들은 특히 인턱터의 경우 보드 공간을 차지하고 비용을 추가시킨다. 고출력 증폭기에서, 전체 시스템 비용은 매우 경쟁력이 높다. 그 이유는 LC 필터 비용이 냉각 장치에서 대규모로 절약됨으로써 상쇄되기 때문이다. 그러나 비용에 민감하고, 저전력 애플리케이션의 경우, 인덕터 비용은 부담스럽다. 휴대폰과 같은 저렴한 증폭기 같은 경우에, 증폭기 IC는 전체 LC 필터 비용보다 더 저렴하다. 또한, 금전적인 비용이 무시될 경우, LC 필터가 차지하는 보드 공간은 소형 폼 팩터 애플리케이션에서 문제가 될 수 있다.

 

 이러한 문제들을 해결하기 위해, LC 필터는 때때로 완전히 제거되어, 필터리스 증폭기를 탄생시킨다. 이것은 저-대역 필터링의 장점을 손실시킨다고 해도 비용과 공간을 절약시킨다. 필터 없이, EMI와 고주파수 전력 손실은 스피커가 유도성이 아니고 증폭기에 매우 가깝지 않으며, 전류-루프 영역이 최소이고 전력 레벨이 낮게 유지될 경우라면 용인할 수 없을 정도로 증가될 수 있다. 휴대전화와 같은 휴대용 애플리케이션에서 가능하다고 해도, 홈 스테레오와 같은 고출력 시스템에서 적합하지 않다.

 

 또 다른 접근 방식은 오디오 채널 당 요구되는 LC 필터 부품 수를 감소시키는 것이다. 이것은 단일 종단형 하프-브리지 출력단을 사용함으로써 달성될 수 있으며, 이것은 차동형의 풀-브리지 회로에 필요한 Ls 및 Cs의 수를 절반으로 요구한다. 하프-브리지가 바이폴라 전원 공급장치를 요구할 경우, 네거티브 전원 생성과 관련된 비용은 네거티브 전원이 다른 목적으로 위해 이미 나타나지 않을 경우, 금지될 수 있다. 즉, 증폭기가 충분한 채널을 갖게 되며, 네거티브 전원의 비용을 할부 상환하게 된다. 대안으로, 하프-브리지는 단일 전원으로 전력을 공급받게 될 수 있으나, 이것은 출력 전력을 감소시키고 대규모 dc 블록킹 커패시터를 요구하게 된다.

 

아나로그디바이스의 Class D 증폭기

 

 방금 논의된 모든 설계 과제들은 다소 까다로운 프로젝트에 추가될 수 있다. 설계자의 시간을 단축시키기 위해, 아날로그 디바이스는 프로그램 가능한 이득 증폭기, 모듈레이터, 전력 출력단을 통합하는 다양한 Class D 증폭기 통합회로를 제공하고 있다. 평가를 단순히 할 수 있도록, 디모듈레이션 보드는 각 증폭기가 평가를 단순히 할 수 있도록 이용할 수 있다. 이 같은 보드의 각각을 위해 PCB 레이아웃과 BOM은 동작할 수 있는 레퍼런스 설계로써 동작하며, 고객들이 주요 Class D 증폭기 설계 과제를 해결하기 위해 불필요한 시간을 쓸 필요 없이 비용 효율적인 오디오 시스템을 설계할 수 있게 도와준다.

 

 예를 들어, 듀얼 증폭기 IC의 제품군 AD1990, AD1992, AD1994는 각각 5, 10, 25 W의 채널 당 출력으로 2개의 채널을 요구하는 중간급 전력 스테레오나 모노 애플리케이션을 겨냥한다. AD1994 클래스 D 오디오 전력 증폭기는 2개의 프로그램 가능한 이득 증폭기, 2개의 시그마-델타 모듈레이터, 2개의 전력 출력 단을 결합시켜 홈 씨어터, 자동차 및 PC 오디오 애플리케이션에서 풀 H-브리지 타이드 부하를 구동시킨다. 이것은 스피커 당 최대 25 W에서 스테레오 스피커나 90% 효율성의 50 W 모노프로닉에서 단일 스피커를 구동시킬 수 있는 스위칭 파형을 생성한다. 단일 종단형 입력은 낮은 레벨 신호를 조정할 수 있는 0-, 6-, 12-, 18dB로 이득을 설정할 수 있는 PGA(programmable-gain amplifier)에 적용된다.

 

 이 디바이스는 과열, 과전류, 슛-쓰루 전류의 장애물에 대한 보호를 통합했다. 특별한 타이밍 제어, 소프트 스타트, dc 오프셋 보정 덕분에 뮤트와 관련한 최소의 클릭과 팝이 있다. 스위칭 출력 단과 최적형 출력 단 게이트 드라이버에서 연속 시간형 아날로그 피드백을 사용해, 스펙은 0.001% THD, 105-dB 동적 범위, >60 dB PSR을 포함한다. 이 1-비트 시그마-델타 모듈레이터는 Class D 애플리케이션을 위해 특히 향상되어 있으며 500 kHz의 평균 데이터 주파수를 달성하며, 90% 변조에 대한 고이득 루프 및 전체 변조에 대한 안정성을 갖추고 있다. 독립형 모듈레이터 모드를 통해 더 높은 출력 전력을 위해 외부 FET를 구동시킬 수 있다.

 

 이 제품은 PGA를 위한 5-V 전원, 디지털 로직, 스위칭 출력단을 위한 8V ~20V에 이르는 고전압 전원을 이용한다. 관련 레퍼런스 설계는 FCC Class B EMI 요구조건을 충족시킨다. 5-V 및 12-V 전원으로 6V 부하를 구동시킬 때, AD1994는 487mW를 대기로 소비하며, 2 3 1-W 출력 레벨에서 710mW, 파워-다운 모드에서 0.27mW를 소비한다. 이 제품은 64-리드, LFCSP 패키지로 이용할 수 있으며, -40℃~ 85℃으로 스펙되어 있다. 블랙핀(Blackfin) 프로세서를 이용한 구현을 포함해 Class D 증폭기에 대한 기술적인 상세 정보는 다음 기고문 섹션에서 찾아 볼 수 있다.