거의 모든 군용 및 항공우주 애플리케이션에 있어서 작동 효율 및 물류를 향상시키고, 임무 수명을 연장하고, 전체적인 시스템 유지비용을 낮추기 위해서 크기, 무게, 전력(SWaP: size, weight, and power)을 관리하고 줄여야 하는 요구가 그 어느 때보다 높아졌다. 시스템 업그레이드는 기능을 추가하고 성능을 향상시킬 것을 요구하므로 SWaP에 대해 부담을 가중시킨다. 뿐만 아니라 시스템이 소형화되고, 경량화되고, 가격이 낮아짐에 따라서 시장이 확대되고 있다.

 

65nm FPGA 및 스트럭처드 ASIC을 이용한 군용 플랫폼의 SWaP 요구 충족 [2]

 

글│John Ector, Sr., Altera의 군용 및 항공우주 사업부 마케팅 책임자
Ryan Kenny, Altera의 군용 및 항공우주 사업부 테크니컬 마케팅 책임자

 

PCMCIA 인라인 매체 암호화기

 

 PCMCIA 용 IME는 보안 군용 애플리케이션을 위해 상용 규격품(COTS) 기반 연산 플랫폼을 이용할 수 있다. 예를 들어 사용자는 IME로 빌트인 RJ-45 이더넷 잭 대신에 기존 이더넷 케이블을 연결함으로써 공공 인프라로 안전하고 믿을 수 있는 링크를 구축할 수 있다. PCMCIA IME의 SWaP 요구는 그림 4에서 보듯이 2W 전력 예산과 2x3인치 폼팩터 엔벌로프이다.

 

그림 4. PCMCIA IME

 

 단일칩 IME는 이들 애플리케이션을 위해서 지나치게 전력 소모적인데 다중의 저전력 Cyclone III FPGA를 이용함으로써 전력을 2W SWaP 한계로 줄일 수 있다. 이 솔루션은 동일한 전력 엔벌로프로 더 높은 암호화 대역폭 및 키 관리 성능을 추가할 수 있도록 한다. 뿐만 아니라 Cyclone III FPGA는 패키지 프로파일이 낮으므로 낮은 높이 요구 및 더 소형의 패키지 풋프린트에 들어가므로 배치 및 열 소산 유연성을 가능하게 한다.

 Altera의 65nm Cyclone III FPGA는 SWaP 생산에 대해 최적화되었다. 로직 엘리먼트(LE), 임베디드 메모리, 곱셈기, I/O 등의 자원 용량과 매우 공격적인 전력 감소 기법 및 가장 소형의 패키징을 결합함으로써 우수한 SWaP 구현을 가능하게 한다. Cyclone III 디바이스 같은 저전력 FPGA는 배터리 사용 무선 용으로 최적화되었으며 90nm 디바이스에 비해 1/10의 정지 전력으로 첨단 파형들을 위한 충분한 신호 프로세싱 자원을 제공한다.

 

 

GMR(ground mobile radio)

 

 GMR은 미래의 전투 시스템의 핵심을 이룬다. 이는 네트워크 지향적 전투를 위해서 병사와 명령 구조 사이에 매개적 링크를 구축한다. GMR은 HMS 무선에 비해서 더 높은 대역폭으로 4채널 다중 파형을 필요로 하며 SWaP 요구가 다르다. HMS 무선보다 기능성이 훨씬 높은 반면에 전력 염려는 줄어든다. 이 애플리케이션을 위해서는 Stratix III 디바이스가 높은 기능성을 제공하면서 전력을 감소시킨다(그림 5참조).

 

그림 5. 2채널 GMR 모뎀

 

 Stratix III 프로그래머블 전력 기술은 매개 전력 엔벌로프에 트리플 플레이 기능, 파형 유연성, 패킷 프로세싱, SCA 성능을 추가함으로써 이전 구현보다 훨씬 더 소형의 냉각 및 안정화 부품을 이용해서 사막전의 극단적 환경을 견딜 수 있다. 340K LE와 17MB 이상의 메모리를 제공하는 Stratix III FPGA는 단일 FPGA로 다중의 파형을 통합할 수 있으며 초당 메가비트로 IF, 변조, 비트 레벨 기능을 처리할 수 있다. Stratix III FPGA는 첨단 I/O 인터페이스를 이용해서 범용 프로세서(GPP) 및 DSP 디바이스와 코프로세싱을 수행할 수 있으며, 첨단 소프트 코어 CPU를 이용해서 GPP를 위한 패킷 프로세싱을 수행할 수 있다.

 Altera의 고성능 고밀도 Stratix III FPGA는 프로그래머블 전력 기술과 선택가능 코어 전압을 포함하는 첨단 아키텍처 기능들을 이용해서 최소의 전력으로 최대의 기능성을 제공한다. 이들 디바이스는 최대의 DSP 성능을 이용할 수 있으므로 AMF 장비, GMR, 특수 동작 모뎀 등의 매우 다양한 애플리케이션에 이용할 수 있도록 설계되었다.

 

 

SWaP 제한적 시스템을 위한 실리콘 솔루션

 

 Cyclone III와 Stratix III FPGA, HardCopy II 스트럭처드 ASIC, Quartus II 개발 툴 같은 65nm FPGA에 있어서 오늘날의 모든 향상은 전력을 낮추는 것이 가장 우선적인 과제인 주요 군용 항공우주 애플리케이션 요구를 염두에 두고 설계된 것들이다.

 TSMC의 65nm 저전력(LP) 프로세스는 이미 주요 휴대전화 반도체 업체에 의해서 검증된 것으로서 전력 감소를 위한 중요한 요소이다. Cyclone III 디바이스는 200밀리와트 미만의 정지 전력으로 병사의 무선 파형을 지원하기 위해 필요한 밀도를 제공하는 유일한 저전력 FPGA이다. 이와 비교해서 이전 솔루션은 멀티와트로 제한된다. Altera의 Cyclone III FPGA는 열 요구를 관리하고, 시스템 냉각 비용을 줄이거나 제거하고, 휴대 애플리케이션의 배터리 시간을 연장할 수 있도록 한다. Cyclone III 디바이스 제품군은 최대 120K 로직 엘리먼트(LE)를 제공하면서 0.2와트 미만의 정지 전력을 소비하는 유일한 FPGA이다.

 Stratix III 디바이스는 업계에서 가장 높은 성능을 제공하면서 이전 세대 FPGA에 비해서 50% 더 적은 전력을 사용하므로 성능 지향적 시스템이면서 전력을 의식해야 하는 시스템을 위해서 와트당 가장 높은 쓰루풋을 가능하게 한다. 실리콘, 회로 기술, 아키텍처, 소프트웨어 툴의 혁신에 의해서 차세대 군용 플랫폼은 전력 예산에 부정적으로 영향을 미치지 않으면서 성능과 기능성을 향상시킬 수 있게 되었다.

 밀도 및 성능 요구가 높은 시스템을 위해서는 HardCopy 스트럭처드 ASIC이 업계에서 유일하게 매끄러운 FPGA-스트럭처드 ASIC 플로우를 제공함으로써 기능성을 추가하거나 기능을 통합하기 위한 시스템 요구를 충족하고, 전력은 낮추면서 성능을 향상시키고, 대량 애플리케이션을 위해 비용적 이점을 제공한다.

 

 

SWaP 딜레마의 해결: Cyclone III 저전력 FPGA

 

 Cyclone III FPGA는 TSMC의 65nm 저전력(LP) 프로세스 기술을 이용해서 제조된다. 이는 또한 휴대전화 부품을 위한 주요 대기업 반도체 업체들이 채택하고 있는 것이다. 이 첨단 프로세스에 의해서 가능해진 축소된 선폭 기술과 아키텍처적 최적화를 결합함으로써 Cyclone III 디바이스는 동적 전력 및 정지 전력 소비를 최소한으로 유지함으로써 90nm 기반 Cyclone II 디바이스에 비해서 최대 30%까지 더 적은 총 전력 소비를 제공한다. Altera가 Cyclone III 디바이스에 채택하고 있는 프로세스 및 아키텍처적 향상으로는 저유전율 유전체 이용, 가변 채널 길이 및 산화막 두께, 다중 트랜지스터 임계 전압을 포함한다(그림 6).

 

그림 6. TSMC의 65nm 프로세스

 

 Cyclone III FPGA는 다중 산화막 두께를 채택해서 속도가 덜 중요한 트랜지스터에 더 두꺼운 게이트 산화막을 이용해서 이들 트랜지스터를 통해서 흐르는 누설 전류를 낮출 수 있으며, 이는 다시 정지 전력 소비를 낮춘다. 다중 임계 전압을 이용함으로써 속도가 덜 중요한 트랜지스터에 더 높은 임계 전압을 이용할 수 있도록 함으로써 누설 전류를 낮춘다.

 트랜지스터의 게이트 또는 채널 길이는 이의 속도 및 임계이하 누설에 영향을 미친다. 트랜지스터의 길이가 65nm 프로세스의 최소 게이트 길이에 근접함에 따라서 임계이하 누설 전류가 급격히 증가한다. Altera는 성능이 요구되지 않는 회로에 더 긴 게이트 길이를 이용해서 누설 전류를 낮추고, 성능이 중요한 회로에는 짧은 게이트 길이를 이용한다. Altera는 또한 Cyclone III FPGA에서 저유전율 유전체를 이용해서 금속층을 절연하는데 이는 커패시턴스를 낮추고 동적 전력 소비를 낮추는 것에 직접적으로 영향을 미친다.

 

 

Cyclone III FPGA의 전력 소비

 

 Cyclone III FPGA는 저전력으로 최적화됨으로써 휴대 애플리케이션을 위해 열 요구를 관리하고, 시스템 냉각 비용을 줄이거나 없앨 수 있고, 배터리 시간을 연장할 수 있다. Cyclone III 디바이스 제품군은 최대 120K 로직 엘리먼트(LE)를 제공하면서 0.2와트 미만의 정지 전력을 소비하는 최초의 FPGA 제품이다.

 그림 7은 각기 다른 동작 주파수로 Cyclone III 제품군 FPGA의 정격 전력 소비를 보여준다. 20MHz 같은 대표적인 동작 주파수일 때 가장 대형의 Cyclone III 디바이스인 120K-LE EP3C120은 600 mW 미만의 전력을 소비한다. 100MHz 같은 높은 동작 주파수라 하더라도 EP3C120은 2W 미만의 전력을 소비한다.

 

그림 7.  Cyclone III FPGA의 정격 전력 소비

 

 65nm 반도체 프로세스를 이용해서 어떠한 전력 감소 전략을 채택하지 않는다면 정지 전력이 현저히 증가할 수 있다. 서브마이크론 프로세스 기술에서는 주로 누설 전류(65nm 프로세스에 이용되는 더 얇은 게이트 산화막 상의 터널링 전류 포함)와 임계이하 누설(채널-소스 및 드레인-소스 전류)의 증가에 의해서 정지 전력 소비가 증가한다. Altera는 Cyclone III 디바이스에서 정지 전력을 낮추기 위해서 많은 노력을 기울이고 있다.

 그림 8은 25℃ 및 85℃ 접합부 온도로 Cyclone III 디바이스의 정지 전력 소비를 보여준다. 가장 소형의 Cyclone III 디바이스는 25℃로 최저 35mW를 소비하며, 가장 대형의 Cyclone III 디바이스는 85℃로 최저 170mW 정지 전력을 소비한다.

 

그림 8. Cyclone III FPGA의 정격 정지 전력 소비

 

 

SWaP 딜레마의 해결: Stratix III 고성능 FPGA

 Stratix III 디바이스는 이전 세대 FPGA에 비해서 50% 더 적은 전력을 이용하면서 업계에서 가장 높은 성능을 제공한다. 차세대 군용 플랫폼은 이들 Stratix III FPGA의 전력 절약 혁신을 최대한 활용할 수 있다.

 

• 프로그래머블 파워 기술
• 선택가능 코어 전압
• 프로세스 및 회로 기술
• Quartus II PowerPlay 전력 분석 및 최적화 툴
• Stratix III PowerPlay 전력 예측기

 

프로그래머블 전력 기술

 

 Stratix III FPGA에서만 이용할 수 있는 프로그래머블 전력 기술은 모든 프로그래머블 로직 어레이 블록(LAB), 디지털 신호 프로세싱(DSP) 블록, 메모리 블록이 해당 디자인의 요구에 따라서 높은 속도를 제공하거나 아니면 낮은 전력을 제공할 수 있다.

 모든 다른 FPGA는 타이밍 크리티컬 경로를 지원하기 위해 한 속도(가능한 최대)로만 작동하도록 설계된 블록들(그림 9의 노란 상자로 표시)을 포함한다. Stratix III FPGA의 프로그래머블 전력 기술을 이용함으로써 타이밍 크리티컬로 지정된 것들만 제외하고 어레이 상의 모든 로직 블록을 저전력 모드(그림 9에서 파란색 상자로 표시)로 설정한다. 타이밍 크리티컬 블록들만 고속 모드로 설정함으로써 Stratix III 디바이스의 전력 소비는 현저하게 낮아진다.

 

그림 9. 표준 FPGA 패브릭과 프로그래머블 전력 기술을 이용한 Startix III  FPGA  패브릭 비교

 

 대다수 디자인은 타이밍을 충족하기 위해 최대 성능 로직을 필요로 하는 크리티컬 경로가 매우 소수에 불과하며 대부분의 디자인 경로는 충분한 잉여 슬랙을 갖는다(71개 고객 디자인의 슬랙 히스토그램 참고). Quartus II 소프트웨어는 Stratix III 프로그래머블 전력 기술을 이용해서 비 크리티컬 경로에서 발견되는 잉여 슬랙을 자동으로 활용하고 전력 소비를 최소화하는 한편 크리티컬 경로에서는 가능한 최대 성능을 유지한다.

 

 

선택가능 코어 전압

 

 또 다른 고유한 Stratix III 전력 특성(프로그래머블 전력 기술과 독립적)은 선택가능 코어 전압이라고 하는 것으로서, 이는 전력 절약적인 0.9V 코어 전압을 이용할 수 있는 선택권을 제공한다. 최대 성능을 필요로 하는 디자인은 1.1V 코어 전압을 이용하고, 최소의 전력 소비를 필요로 하는 디자인은 0.9V 코어 전압을 이용할 수 있다. 프로그래머블 전력 기술은 어느 코어 전압을 이용하느냐에 상관 없이 전력을 현저히 낮춘다.

 

 

프로세스 및 회로 기술

 

 Stratix III 디바이스는 최신의 프로세스 및 회로 기법과 주요 회로 및 아키텍처 혁신을 결합함으로써 전력을 최소화하면서 여느 FPGA 중에서 가장 높은 성능을 제공한다. Stratix III FPGA에 채택된 그러한 기술들로서 다중임계 트랜지스터, 가변 게이트 길이 트랜지스터, 저유전율 유전체, 트리플 게이트 산화막(TGO), 초박 게이트 산화막, 스트레인드 실리콘을 포함한다.

 

 

Quartus II PowerPlay 전력 분석 및 최적화 툴

 

 Quartus II PowerPlay 전력 분석 및 최적화 툴은 디자인의 총 전력 소비를 최소한으로 낮출 수 있도록 한다. Altera는 2005년에 Quartus II 소프트웨어에 첨단 전력 최적화 기능을 제공하기 시작했으며 이는 곧바로 고객 디자인에서 동적 전력을 평균적으로 25% 낮추었다.

 그 이후로 PowerPlay 전력 분석 및 최적화 툴은 합성, 배치, 배선에 지능적인 의사결정을 추가함으로써 향상되었다. 오늘날에는 Stratix III 실리콘의 프로그래머블 전력 기술과 결합해서 PowerPlay 전력 최적화의 총 소비 최소화 성능이 그 어느 때보다 우수해졌다.

 

 

툴 및 IP

 

 군용 시스템을 위해 설계 작업을 간소화하고 프로그램 위험성을 최소화하기 위해서는 생산성 툴들이 중요한 역할을 한다. 디자이너들은 Altera의 Quartus II 개발 소프트웨어 같은 써드파티 및 FPGA 업체 IP 및 툴 제품들을 이용할 수 있다. 이들 제품은 정확한 전력 예측 및 최적화, 가상 팀 및 프로젝트 관리, 자동화 시스템 통합, 기존 및 새로 개발된 알고리즘을 통합하기 위한 설계 플로우를 자동화하고 간소화하는 애플리케이션 가속화 기능들을 포함하는 첨단 툴 기능들을 이용해서 출시시간을 단축할 수 있다. 일부 높은 생산성 소프트웨어 스위트는 첨단 파형의 이식 및 디버깅을 간소화하고 소프트웨어 프로그래머블 재구성(SPR) 같은 설계 방법론을 가능하게 한다. SPR 방법론은 FPGA 기반 스트럭처드 ASIC 디바이스를 이용해서 위험성을 줄이고, IP 재사용을 활용하고, 더 낮은 전력 및 비용 구현을 가능하게 한다.

 

 

협력업체 에코시스템

 

 애플리케이션 소프트웨어의 개발을 되도록 신속하게 시작하기 위해서 디자이너들은 원하는 디바이스 제품군을 위한 모듈러 개발 베이스보드를 활용할 수 있다. 고속 I/O 인터페이스를 제공하는 디바이스 베이스보드는 기능성 및 I/O 유연성을 확장하고 모듈러 협력업체 및 써드파티 개발 도터 카드를 이용해서 첨단 프로토타이핑 기능을 제공할 수 있다. 러기드 시스템 구현을 위해서는 COTS 시스템 회사들이 WME, PCI, AMC 폼팩터를 포함하는 다양한 산업표준 인터페이스 보드를 제공하며, 시스템 통합회사 및 SCA 협력회사는 SDR 및 기타 군용 분야에 걸쳐서 미들웨어, 엔지니어링, 애플리케이션 전문성을 제공할 수 있다.

 일부 FPGA 협력업체들은 기본적인 COTS 디바이스에서 벗어나서 SWaP 솔루션뿐만 아니라 군용 및 항공우주 시장의 특수한 요구에 역점을 두고 있다. 향상된 COTS 성능의 협력업체들은 무단변경 방지를 위한 디바이스 암호화 보안 기능, 멀티칩 모듈 통합을 위한 베어 다이, 단일 이벤트 업셋(SEU) 검출, 믿을 수 있는 유연 패키징 등과 같이 군기관 계약자에 대해 맞춤화된 사업 관행 및 서비스를 제공한다. SWaP 애플리케이션을 위한 디바이스는 극단적 환경으로 성능을 검증하는 것을 비롯해서 산업용 및 군용 온도범위로 검증되어야 한다. 방위 애플리케이션을 위한 향상된 COTS 디바이스를 이용함으로써 또한 전용 군용 디바이스에 비해서 주요한 가격 및 수명 이점을 가능하게 한다.

 

 

결론

 

그림 10. 군용 애플리케이션의 SWaP 스펙트럼

 

 FPGA는 계속해서 더 낮은 가격으로 더 높은 유연성 및 기능성을 제공하고 있다. Altera의 최신 FPGA는 더 소형의 풋프린트, 더 가벼운 무게, 더 소형의 배터리로 새로운 보안 통신, 센서, 레이더, 기타 군용 시스템을 가능하게 함으로써 SWaP 요구에 대한 최적의 솔루션을 제공한다. 그림 10 에서 보듯이 Altera는 주요 군용 애플리케이션에서 SWaP 민감성 솔루션을 제공함으로써 최적의 구현을 가능하게 하고 65nm FPGA로 이용 가능한 와트당 가장 우수한 기능성을 제공한다.

 

 Stratix III FPGA는 레이더 등의 애플리케이션을 위해 와트당 가장 우수한 성능을 제공하며 Cyclone III FPGA는 파형 통합을 위해 0.2W 미만의 가장 낮은 정지 전력을 제공한다. 현장에서 재프로그램가능성을 필요로 하지 않는 성능 지향적 애플리케이션을 위해서는 HardCopy II 스트럭처드 ASIC이 ITAR 호환의 매끄러운 FPGA-스트럭처드 ASIC 솔루션을 제공한다.

 

 Quartus II 개발 툴은 시스템 전력을 최적화할 수 있도록 PowerPlay 전력 분석 및 최적화 기술을 지원한다. 믿을 수 있는 설계와 효율적인 SWaP 최적화 군용 생산 플랫폼 구현을 위해서는 Altera의 최신 65nm Cyclone III와 Stratix III FPGA를 이용하는 것이 유리할 것이다.

 

 

---

관련정보
SWaP

• Military Secure Communication: www.altera.com/end-markets/military-aerospace/secure/mil-secure.html
• SWaP webcast: www.altera.com/end-markets/military-aerospace/swap/mil-swap.html
  

Cyclone III FPGA

• Achieving Low Power in 65-nm Cyclone III FPGAs: www.altera.com/literature/wp/wp-01016.pdf
• Delivering the World’s First Low-Cost 65-nm FPGAs: www.altera.com/products/devices/cyclone3/overview/power/cy3-65nm-lowpower.html
  

Stratix III 프로그래머블 전력 기술

• Stratix III FPGA Low Power Consumption Features: www.altera.com/products/devices/stratix3/overview/power/st3-power.html
• Power Optimization for Stratix III FPGAs: www.altera.com/products/devices/stratix3/overview/power/st3-power-tools.html
• Stratix III 프로그래머블 전력: www.altera.com/literature/wp/wp-01006.pdf