자일링스의 LTE 베이스밴드 레퍼런스 디자인은 버텍스-5 FXT 디바이스가 무선 베이스밴드 프로세싱을 위한 하드웨어, 소프트웨어 및 고속 오프칩(off-chip) 통신을 어떻게 지원하는지, 어떻게 이와 같은 프로세싱이 하나의 FXT 디바이스에 구현되는 지 보여준다.
버텍스-5 FXT 디바이스를 이용한 차세대 통신 표준 구현
글│롭 페인(Rob Payne), 스태프 엔지니어, 자일링스
차세대 3GPP 무선통신 표준인 LTE는 성능상의 획기적인 향상과 완전한 패킷(packet) 기반 프로세싱으로의 이동을 제공한다. LTE 표준의 물리계층에는 보다 많은 데이터 처리와 전송을 위한 OFDM으로의 전환을 위한 특별한 도전이 발생한다.
자일링스는 새로운 요건을 충족시키기 위해 몇 가지 새로운 LogiCORETM 솔루션 및 변경된 LogiCORETM 솔루션을 개발하였거나 개발 중이다. 이러한 블록 사용시, 블록을 단독으로 검증하는 것뿐만 아니라, 이를 실제 데이터를 가지고 실제 시스템에서 확인하는 것은 매우 중요하다. 자일링스 3GPP 다운링크(downlink) 레퍼런스 디자인은 고객들에게 블록의 사용법뿐만 아니라 이러한 검증도 함께 제공한다.
LTE에서 보다 빠른 데이터 전송을 위해서는 베이스밴드 DSP 하드웨어 프로세싱의 증가, UMTS 프로토콜 스택의 상위 계층 구현을 위한 소프트웨어 프로세싱의 증가 및 원격 라디오-헤드(Remote Radio Head)와 패킷 통신을 위한 I/O 통신 대역폭의 증가를 포함하는 시스템의 모든 부분에 있어서 보다 증가된 프로세싱이 필요하다.
본 기사에서는 새로운 LTE 표준의 특징을 살펴보고, FXT 디바이스가 마이크로 프로세서 서브시스템, 향상된 FPGA DSP slice 및 향상된 고속 통신링크와의 견고한 통합을 통해 어떻게 증가된 프로세싱 요구를 처리할 수 있는지 설명하고자 한다.
3GPP LTE 물리계층
3GPP LTE의 Layer 1(물리계층)의 주요 변화 중 하나는 CDMA(코드분할다중접속)에서 OFDM(직교주파수분할)으로의 변화다. OFDM의 주요 장점 중의 하나는 라디오 채널의 다중 경로와 관련된 문제를 감소시킨다는 것이다. CDMA의 경우, 채널의 신호감퇴 효과를 보완하기 위해 상당한 양의 프로세싱을 라디오 채널의 특성화 및 추적에 사용해야 한다.
그림 1은 LTE 서브프레임 구조의 예이다. 서브프레임은 몇 개의 OFDM 심볼로 구성된다. 각 OFDM 심볼은 IFFT (Inverse Fast Fourier Transform)를 위한 데이터 입력을 제공한다. LTE에서 I/Q 입력을 위한 OFDM 심볼은 2048개이다.
그림 1. LTE는 OFDM을 사용한다. 서브프레임은 제어, 동기화 및 사용자 데이터에 할당된 부분이 있는 자원 격자로 구성된다. 격자의 각 열은 IFFT에 의해서 시간 영역으로 전환되는 OFDM 심볼을 형성한다.
서브프레임은 격자(grid) 내의 각각의 자원 요소(resource element)가 OFDM 심볼의 IFFT에 대한 하나의 I/Q입력을 의미하는 자원 격자(resource grid)로 표현될 수 있다. 자원 격자(resource grid)는 송신 다중화나 MIMO(다중 입/출력) 와 같은 다양한 송신 구조를 지원하는 다중 안테나를 위한 데이터 제공을 위해 사용될 수 있다.
자원 격자(resource grid)는 다른 목적을 위해 할당된다. 자원 요소(resource element)는 제어 채널, 데이터 채널 및 동기화 신호를 위해 할당된다. 다이어그램은 채널상의 데이터가 어떻게 패킷으로 변환되는 지를 보여준다. 자원 격자(resource grid)의 다른 부분들은 자원 블록(resource block)으로 서로 다른 사용자 데이터에 할당된다. 데이터 전송 스케쥴링과 자원블럭(resource block)을 사용자에게 할당해주는 작업은 LTE 스택 내의 상위 소프트웨어 계층에서 수행된다.
3GPP LTE 다운링크 프로세싱
그림 2는 3GPP LTE 다운링크의 베이스밴드 프로세싱 과정이다. 송신 및 수신용 프로세싱은 크게 심볼 레이트 프로세싱과 샘플 레이트 프로세싱으로 나눌 수 있다.
그림 2. 3GPP LTE 다운링크 프로세싱: 송/수신 체인
심볼 레이트 프로세싱은 데이터 스트림에 리던던시를 효과적으로 삽입하여 수신기에서 데이터를 복구하도록 하는 FEC(전진 오류 수정, Forward Error Correction)에 집중되어 있다. 샘플 레이트 프로세싱은 베이스밴드 동작의 OFDM 부분을 실행하는 IFFT/FFT에 집중되어 있다.
송신 심볼 레이트 프로세싱
LTE 다운링크의 Layer 1(PHY) 프로세싱의 첫 단계는 MAC 레이어로부터 전송 블록을 얻는 것이다. 전송 블록은 순환 중복 검사(CRC)를 포함하여, 큰 전송 블록을 분할하여 전진 오류 인코더(forward-error encoder)의 작동하는 범위를 초과하지 않게 한다.
각 세그먼트는 데이터 채널용 터보 인코더, 컨트롤 채널용 콘볼루션(con-volution) 인코더와 같은 전진 오류 인코더(forward-error encoder) 에 입력되기 전에 CRC를 포함한다. 인코딩 후, 데이터 천공을 통한 레이트 매칭이 적용되어 OFDM 자원 격자(resource grid)내의 사용 가능한 자원블럭(resource block)을 채운다. 마지막으로, 규정된 모듈레이션(QPSK, QAM16 또는 QAM64)으로 데이터 스트림을 변조시켜, OFDM 자원 격자(resource grid)로 들어가기 위한 샘플 값을 생성한다.
송신 샘플 레이트 프로세싱
변조된 샘플은 서로 다른 안테나로 매핑(mapping)된다. 이 매핑으로 송신 다중화(수신의 잡음을 감소하기 위한 다중 송신 경로)나 MIMO(MIMO 기술은 데이터 레이트 증대를 위해 송신기와 수신기 사이의 다중 채널을 사용한다.) 와 같은 송신 구조에 대한 지원이 가능하다.
그 다음 단계는 OFDM 자원 격자(resource grid)의 자원 요소(resource element)에 샘플을 매핑하는 것이다. 이 단계에서는 동기화 신호를 자원 격자(resource grid)에 추가하여, 수신기가 송신기에 동기화되도록 한다. 출력내용은 IFFT로 전달되고, IFFT는 주파수 영역 신호를 송신용 라디오 헤드(radio-head)로 보낼 수 있는 시간영역 신호로 변환 한다. OFDM의 경우, 데이터에 출력이 시작될 때 시간영역 신호의 끝부분에 반복되는 CP(cyclic prefix)가 추가되어야 한다. CP 크기는 모바일 셀(mobile cell) 및 리플렉션(reflection)의 크기에 의해 결정된다. CP는 OFDM 심볼로부터 다중경로 영향을 제거할 수 있을 만큼 충분히 커야 한다.
수신 샘플 레이트 프로세싱
일반적으로 수신 프로세싱은 송신 프로세싱의 역순이다. 첫 단계는 입력 데이터에 FFT를 적용하여, 시간 영역 신호를 주파수 영역으로 다시 변환시키는 것이다. 레퍼런스 디자인에서는 전체 사용자를 위한 모든 OFDM 서브주파수에서 데이터를 수신하지만, 실제 모바일 사용자는 할당된 자원블록의 데이터만 디코드한다. 이 단계에선 시스템을 OFDM 데이터의 각 서브프레임 시작점에 동기 시키는 동기화도 수행된다. FFT의 출력은 송신의 계층 매핑을 반전시키는 디매퍼를 통해 처리된다.
수신 심볼 레이트 프로세싱
수신 프로세싱의 첫 단계는 모듈레이션 심볼을 개별 비트로 변환시키는 것이다. 터보 인코드 데이터는 터보 디코더를 위한 logarithmic-likelihood-ratios 형태의 확률 집합이다.
콘벌루션 인코드 데이터는 비터비(Virterbi) 디코더로 입력되는 논리적 거리 행렬(distance metric)이다. 정정된 출력은 CRC 확인 후, 원래의 전송 블록으로 재조합 된다.
LTE 베이스밴드 레퍼런스 설계
LTE는 새로운 요건을 충족시키기 위해서는 몇 가지 새로운 자일링스 Logi-Core 솔루션 및 변경된 자일링스 Logi-Core 솔루션이 필요하다.
예를 들면, 터보 인코더는 LTE에만 적용되는 특수한 인터리버(interleaver)를 사용하며, IFFT는 그 길이를 변경시킬 수 있는 CP를 요구한다. 터보 디코더는 이전 3GPP 규격보다 훨씬 더 큰 스루풋을 요구한다.
이들 개별 블록을 확인하는 데에는 많은 어려움이 있다. 첫째, LTE 표준은 지속적으로 변화하고 있다. 둘째, 필요한 터보 디코더 반복, 서브프레임의 길이 및 OFDM 심볼의 크기(약 2,048 포인트)는 단일 전송 블록이더라도 동작을 검증하기 위해서는 많은 시뮬레이션 사이클이 필요하다. 이로 인해 시뮬레이션으로 확인할 수 있는 테스트 범위가 제한된다. 마지막으로 유닛 테스트만으로는 전송 블록 오류율이나 호환성 있는 인터페이스를 갖는 블록의 검증과 같은 전체적인 시스템의 동작을 테스트 할 수 없다.
설계 팀은 이 문제를 해결하기 위해, 비디오 스트림과 같은 실제 데이터소스를 이용하여 새로운 LTE LogiCORE IP의 시스템 수준검증을 제공하는 LTE 레퍼런스 시스템을 구현했다.
레퍼런스 시스템의 주 목적은 새로운 IP LogiCORE 솔루션을 검증하고, 이를 통해 레퍼런스 디자인을 위한 추가적인 설계 작업을 최소화 하는 것이다. 또 시스템 통합, 툴 문제를 최소화하고 기존 보드 및 IP블록을 최대한 사용하고자 하였다.
3GPP 사양의 WCDMA 버전 6을 위한 이전 레퍼런스 시스템은 FPGA 보드와 연결된 별도의 DSP 마이크로프로세서 보드를 사용했다. 이는 소프트웨어와 하드웨어 설계를 위해 서로 다른 툴 체계의 사용을 의미하고, 이로 인해 메인 보드를 연결하기 위한 연결(interposer) 보드의 설계가 추가적으로 필요했다.
우리는 이러한 문제를 피하기 위해, LTE 베이스밴드 레퍼런스 설계에 자일링스 버텍스-5 FXT 디바이스를 사용했다. FXT 디바이스에는 단일 칩에 PowerPC 440 마이크로프로세서, 향상된 FPGA DSP block, 고속 GTX 외부칩 통신 블록이 통합되어 있다. 모든 핵심 구성요소가 단일 칩 위에 있어 시스템 통합 문제가 최소화되었고, 표준 고객 설계 보드인 ML507의 사용이 가능해졌다.
또한 이 설계는 툴 체계를 단순화시켰다. 시스템 상위 레벨이 자일링스 플랫폼 스튜디오(Xilinx Platform Studio, XPS)에서 통합되어, 사전에 검증된 많은 블록을 자일링스 임베디드 개발 키트(EDK)로부터 시스템으로 끌어들일 수 있었다. XPS는 VHDL과 DSP를 디자인을 위한 자일링스 시스템 제너레이터(system generator)가 혼합되어 구현된 추가 블록 및 검증이 필요한 다양한 LogiCORE를 시스템에 적용하는 기초가 되었다.
버텍스-5 FXT FPGA에서의 구현
그림 3은 LTE 베이스밴드 레퍼런스 디자인의 상위 레벨블록 다이어그램이다. 시스템은 2개의 ML507로 구성되어, LTE 프로토콜 스택과 기가비트 이더넷 사이의 IP 패킷 교량 역할을 한다. 레퍼런스 애플리케이션은 공개 소스 VideoLAN 서버를 이용하는 비디오 스트리밍이다. VideoLAN 서버는 기가비트 이더넷 링크를 통해서 시스템과 통신하는 송신용 PC상에서 동작한다. 비디오는 수신용 PC상의 VideoLAN 클라이언트에서 수신된다. 원격으로 LTE블록을 변경할 수 있고, 모니터링 할 수 있는 제어 GUI도 PC에서 구동된다.
그림 3. 하드웨어와 소프트웨어 블록의 시스템 통합을 보여주는 자일링스 LTE 베이스밴드 레퍼런스 디자인. 블록은 각각의 프로토콜로 배치되어 상위 계층이 하위 계층의 서비스를 이용하도록 한다. P2P 통신은 왼쪽에서 오른쪽으로 진행된다.
비디오 패킷은 LTE 소프트웨어 드라이버를 통해 앞에서 설명한 LTE 다운링크 송신 블록으로 전송된다. 그 다음, LTE 다운링크의 출력 I/Q 데이터가 오로라(Aurora) 링크를 통해서 전송된다. 오로라(Aurora)는 FXT 디바이스에서 초기에 사용가능 했기 때문에 CPRI/OBSAI 프로토콜과 같은 기지국 전용 표준 구현에 선택되었다.
I/Q 데이터는 수신용 ML507 보드에서 수신되어, LTE 다운링크 수신 체인으로 전달된다. 프로세싱 및 통신은 송신의 역순으로 진행되며, 최종적으로 비디오 패킷을 수신 PC의 VideoLAN 클라이언트에 전달한다.
그림 3은 FXT 디바이스의 다양한 특성들이 어떻게 사용되었는지 강조하기 위해, 각 부분을 서로 다른 색으로 표현하였다. PowerPC 440에서 구동되는 시스템의 소프트웨어 요소들은 짙은 파란색으로 표현되었다. LTE 다운링크의 송신 및 수신 프로세싱을 구성하는 DSP 기능은 오렌지 색으로, 고속 I/O 블록은 옅은 파란색으로, 새로운 자일링스 LogiCore 솔루션 및 변경된 자일링스 LogiCore 솔루션은 노란색으로 표현되었다.
우리는 송수신 기능을 하나의 FX70T에 구현할 수 있음을 알았다. 그래서 오로라(Aurora) 링크를 통한 루푸백(loop back)으로 전체 시스템을 하나의 ML507에 구현 할 수 있었다.
최종 시연 시스템
그림 4는 작동 중인 최종 시연 시스템 화면이다. 송신 비디오 스트림과 잡음 채널을 통하여 두 명의 서로 다른 LTE 사용자에 의해 수신된 비디오 스트림이 차례로 보여진다.
그림 4. 데모 러닝(demo running) 스크린샷 GUI를 통해 모듈레이션, 인코딩 레이트, 채널 잡음의 변경이 가능하다. 위 오른쪽 위 화면은 전송된 비디오이다. 아래 화면은 사용자에게 수신된 비디오(소프트웨어 비디오 디코드 버퍼로 인해 시간 지연된)이다. 수정되지 않은 오류는 비디오 디코드에서 눈에 띄는 화질 손상으로 나타난다.
제어 GUI를 통해 채널 잡음, 모듈레이션 및 인코딩 레이트의 변경이 가능하다. 터보 디코드에서 사용되는 반복회수(number of iteration) 역시 변경 가능하다.
시연을 통해 LogiCORE 솔루션이 실제 데이터를 사용하는 시스템에 장착 되었을 때의 동작을 확인할 수 있다. 그림 4에 표시된 비디오 스트림의 경우, 우리는 두 사용자 모두 동일한 방식으로 모듈레이션(QPSK) 하였다. 그러나 사용자 1의 경우, 데이터 인코딩 레이트를 증가시켜 데이터 내의 리던던시(redundancy)를 감소시켰다.
주어진 SNR값에서 인코딩 레이트가 0.8 지나면 임계치를 넘어 디코드된 데이터 스트림에서 심각한 오류를 볼 수 있다. 이러한 오류는 디코드된 비디오 스트림에서 눈에 띄는 화질 손상으로 나타난다. 실제 기지국에서는, LTE 프로토콜 스택의 상위 계층이 패킷을 위한 여분의 리던던시(redundancy) 데이터를 재전송한다. 채널 사용의 효율성을 극대화 하기 위해서, 기지국은 재전송 비용과 전반적으로 낮은 데이터 인코딩 레이트 사이의 균형을 맞추어야 한다. 그리고 시스템의 지연 시간을 최소화시켜야 한다. 이러한 것들은 LTE 프로토콜의 상위 계층에서 사용되는 서비스 질의(QoS) 평가 요소로 공급될 수 있다.
결론
자일링스 버텍스-5 FXT는 프로세서 서브시스템, 향상된 FPGA DSP slice, 고속 통신의 공고한 통합을 제공한다. 이러한 고도의 통합으로, LTE 베이스밴드 레퍼런스 시스템의 하드웨어와 소프트웨어 요소는 하나의 자일링스 FX70T에 통합이 가능하다.
IP 재사용을 극대화하기 위해 EDK 툴 키트의 사용 가능한 블록을 사용하고, 자일링스 플랫폼 스튜디오를 단일 통합 프레임으로 사용함으로써 설계 팀은 LTE 다운링크 설계의 새로운 부분에 집중할 수 있다. 이는 신속한 개발과 LTE 표준의 변화를 지속적으로 따라 갈 수 있게 하였다.