세계 최고의 반도체 제조사중 하나인 ST마이크로일렉트로닉스 (NYSE: STM)는 저전력, 무선 및 휴대용 컨수머 애플리케이션에 적합한 차세대 SoC (System-on-Chip) 제품 개발을 위한 45nm (0.045-micron) CMOS 디자인 플랫폼의 세부 사항을 발표했다. ST의 혁신적인 저전력 프로세스 옵션은 다수의 임계 트랜지스터를 갖추고 있어 65nm 기술로 구현된 설계와 비교해 실리콘 면적을 절반으로 감소시킨다. 동시에, 이 프로세스는 속도를 최대 20%까지 향상시키거나 동작하는 동안 누설 전류를 절반까지 감소시키고, 정지 모드시 수십배의 누설 전류를 감소시킨다. 이 마지막 옵션은 배터리 수명이 결정적인 요소인 휴대용 제품에서 설계자들에게 중요한 이점을 실현시켜 줄 것이다. 최첨단 45nm 저전력 CMOS 플랫폼은 고집적 45nm 디모듈레이터 SoC 디바이스 설계를 완성 또는 테잎-아웃하기 위해 이미 사용되고 있다. 이 칩 설계는 고성능 듀얼-코어 CPU 시스템과 관련 메모리 계층을 포함하고 있으며, 새로운 수준의 성능을 낮은 소비 전력으로 통합하기 위해 45nm 프로세스 기술 노드에서 요구되는 정교한 저전력 기법이 특징이다. 새로운 저전력 설계 플랫폼은 45nm 공정 기술의 다양한 특징들과 모듈방식의 장점들을 모두 활용하고 있으며 프랑스 그레노블 (Grenoble)에 근처의 크롤 (Crolles)에 소재한 ST마이크로일렉트로닉스의 부지에서 개발되었으며 크롤2 연합 (Crolles2 Alliance)으로 운영되는 300mm 웨이퍼 시설단지에서 검증되었다. ST마이크로일렉트로닉스의 제조 및 기술 R&D 부문 부사장인 로랑 보송 (Laurent Bosson)은 “저전력 45nm CMOS 기술에 대한 초기 접근은 무선 및 휴대용의 컨수머 신제품을 비롯해 특히 차세대 3G 및 4G 핸드헬드 멀티미디어 단말기를 개발할 때 업계 최고의 제조업체들에게 중요하다. ST의 저전력 45 nm CMOS 플랫폼을 사용해 개발된 실리콘은 애플리케이션이 고성능을 실현하면서 저전력 소모를 가능하게 할 것이다”라고 말했다. 보급이 완료된 다른 45nm 플랫폼과 공통적으로, ST의 저전력 45nm 프로세스는 고밀도 및 고성능에서 요구되는 최첨단 모듈을 모두 갖추고 있다. 이러한 중요한 모듈은 중요한 패턴 레이어를 위한 193nm 이머전 리소그래피, 쉘로우-트렌치 (shallow-trench) 절연 및 트랜지스터 스트레서 (transistor stressor), 밀리세컨즈 어닐 (anneal)을 통한 첨단 접합 엔지니어링, 인터커넥트 커패시턴스를 감소시킬 수 있는 로우-k 인터-메탈 쿠퍼 유전체를 포함하고 있다. 또한, 2개의 셀 라이브러리를 이용할 수 있다. 이 중 하나는 고성능을 위해 최적화 되었으며 나머지 하나는 저전력 소비를 위한 것으로, 설계자들에게 다양한 선택 기회를 제공한다. 45nm 설계 플랫폼은 케이던스, 멘토 그래픽스, 시높시스, 마그마 등의 EDA 업체들의 개별 R&D 그룹이 협력하여 개발된 설계 솔루션을 통해 업계 최고의 CAD 툴이 완벽 지원되어, 친숙한 산업 표준 툴을 사용한 고성능 SoC 솔루션을 이용해 고객들이 곧바로 설계를 시작할 수 있다. 전체 45nm 라이브러리 및 설계 플랫폼의 추가적인 기술 세부 사항은 다음과 같다: · 다양한 라이브러리 요소들은 설계 레벨에서 선택될 수 있으며 동일한 설계 블록에서 사용될 수 있어, 사용자들에게 성능 및 소비 전력을 최적화할 수 있는 더욱 우수한 유연성을 제공한다. 이 성능은 고성능 및 전력에 민감한 제품에서 사용할 경우 더욱 신속한 개발을 실현시킨다. · 평방 mm 당 최대 1600 K게이트 밀도를 이용할 수 있으며, 1.1V의 코어 전원을 지원하고, 0.14-마이크론의 메탈 피치 및 6~ 10개의 메탈 라우팅 레이어를 갖추고 있다. · 전력 감소 기법은 어댑티브 vdd, 로우 vdd 동작, 전력 셧다운, 정지 모드에서 낮은 대기 전류 및 백 바이어스 등을 포함한다. · 1.8V I/O 셀의 전체 범위. · 고밀도의 임베디드 메모리: 6개의 트랜지스터 SRAM 셀을 이용한 단일-포트 메모리, 0.25 스퀘어 마이크론으로 면적 감소 · SRAM 대비 3배의 밀도 향상을 갖춘 임베디드 DRAM을 위한 호환형 저가 프로세스 변형은 개발 중이다. · 아날로그 및 무선-주파수 IP (Intellectual Property)의 광범위한 포트폴리오는 수퍼-통합식 단일-칩 시스템 및 앞으로 제공될 마이크로프로세서 및 DSP와 같은 정교한 디지털 IP 모듈에 대한 필요성을 충족시킬 수 있도록 개발 중에 있다. 또한, 프로세스는 높은 수율의 멀티 메가비트 SRAM 테스트 회로 및 1.1V 에서 하강한 0.9V의 전원 범위에서 동작하는 기능별 SRAM 테스트 회로를 포함해 뛰어난 결과를 기록해왔다.