내셔널 세미컨덕터에서 제작한 EasyPLL은 PLL용 무료 온라인 설계 및 시뮬레이션 도구이다. WebBench 애플리케이션 수트의 일부로, PLL 설계를 시뮬레이션할 때 매우 유용하게 활용할 수 있으며, 또한 부품 선택, 루프 필터 설계, 성능 시뮬레이션 등이 필요할 때 많은 도움이 된다.

글│딘 바너지(Dean Banerjee), 내셔널 세미컨덕터

 컴퓨터 설계 도구를 사용하면 PLL 설계의 속도와 품질 모두를 대폭 개선할 수 있다. 이러한 컴퓨터 설계 도구는 설계의 이론적인 동작 방법을 이해하는데 도움이 된다. 이론적인 동작이 실제 성능과 일치하면 보다 확신을 가지고 제품을 설계할 수 있다. 이론적인 모델에서 예측한 성능이 측정된 성능보다 훨씬 더 좋다면 부품의 잘못된 사용이나 감도 문제 등과 같이 부품에 문제가 있는 경우가 많다.

어느 경우든 모델은 설계에 있어 유용한 수단이 된다. 모델을 보다 잘 활용하려면 실제 측정한 데이터와 비교해야 하며 여러 가지 불필요한 정보를 없애야 하는 것이다. 알버트 아인슈타인은 "모든 것을 최대한 단순하게 만들라. 좀 더 단순하게 하는 것만으로는 충분하지 않다."고 말했다.

기본적인 PLL 시스템

PLL 시스템은 안정적인 주파수 소스, 보통 TCXO(온도 보상 크리스탈 오실레이터)를 채택하여 이러한 주파수를 R의 인수로 분할한다. 위상 감지기는 이렇게 나누어진 주파수를 VCO(전압 조절식 오실레이터) 주파수를 N으로 나눈 값과 비교하며 위상 오차에 비례하는 보정 전류 펄스를 출력한다. 루프 필터는 이러한 펄스를 통합, 필터링해 튜닝 전압을 만들어 VCO 전압을 조정한다. 이 방법을 사용하면 VCO 출력 주파수를 조금씩 변경할 수 있어 TCXO와 유사한 정확도를 얻을 수 있다.

PLL 루프 필터 설계 기초

루프 필터는 외부 구성 요소로 이루어지며 성능에 미치는 영향이 매우 크다. PLL 성능에 영향을 미치는 요소는 여러 가지가 있지만, 그 중에서도 이 루프 필터가 가장 큰 영향을 미친다(PLL 칩 자체를 다시 설계하지 않음).

 그림 1에서 이 필터는 5개의 요소로 구성되어 있다. 따라서 필터 특성을 설계하려면 5개의 제약 조건을 지정해야 한다. 첫 번째 제약 조건은 폐쇄 루프 시스템이 특수한 루프 대역폭을 가져야 한다는 것이고, 둘째는 위상 마진을 지정해야 한다는 것이다. 이러한 처음 두 가지 제약 조건을 기술하는 또 다른 방법은 댐핑 계수와 중성 주파수를 지정하는 것이다.

이 방법으로 많은 설계 방정식에서 설계가 처리되지만, 여전히 세 가지 제약 조건이 남아 있다. 루프 대역폭과 위상 마진을 선택하는 방법에 대해 궁금해 할 수도 있다. 보통 루프 대역폭 선택 시 스위칭 속도 및 위조 성능 간 상충 관계가 존재한다. 위상 마진은 일반적으로 50도 가까운 값이 선택되지만 이는 응용 분야마다 다를 수 있다.

루프 대역폭과 위상 마진을 제대로 선택하더라도 세 가지 추가 제약 조건은 해소되지 않는다. 세 번째 제약 조건은 가능한 최대 스위칭 속도(감마 최적화 매개변수를 사용하여 설명됨)를 제공하는 극들 간의 관계이다. 일반적으로, 이 관계는 1로 기본 설정되지만 이 경우 록 타임 성능이 30% 이상 저하될 수도 있다.

네 번째 제약 조건은 두 극의 비율을 지정해야 한다는 것이다. 두 번째 극이 첫 번째와 가까이 있는 경우 최대 필터링이 존재하지만 구성 요소 실현이 불가능해지며 시리즈 레지스터가 무한대에 접근하며 VCO에 가장 가까이 있는 커패시터가 0에 가까워진다. 종종 VCO 입력 커패시턴스가 이 극 비율의 크기를 제한한다.

다섯 번째는 VCO에 가장 가까운 커패시터를 최대화해야 한다는 것이다. 이러한 방정식은 매우 복잡하며 많은 수학적 지식이 요구된다. EasyPLL은 활성 루프 필터 설계도 지원하고 있다. 이를 위해서는 초기 화면에서 고급 옵션을 선택해야만 한다.

컴퓨터 지원 PLL 설계 및 시뮬레이션을 위한 EasyPLL 도구 도입

EasyPLL은 내셔널 세미컨덕터에서 제작한 PLL용 무료 온라인 설계 및 시뮬레이션 도구이다. WebBench 애플리케이션 수트의 일부로, PLL 설계를 시뮬레이션할 때 매우 유용하게 활용할 수 있는 이 도구는 wireless.national. com에서 다운로드할 수 있다. 또한 부품 선택, 루프 필터 설계, 성능 시뮬레이션 등이 필요할 때 많은 도움이 된다.

EasyPLL에 기본 정보 입력 및 부품 선택

사용할 부품을 정확하게 결정하기 위해서는 작동 주파수에 대한 몇 가지 정보가 필요하다. 이것은 사용자가 EasyPLL에서 첫 번째로 지정하는 것이다. PLL 설계에서는 크리스탈 주파수 및 출력 주파수 범위를 알아야 한다. 또한 채널 간격을 알고 있어야 하며 고정 주파수 PLL의 경우 다른 주파수로부터 해당 간격을 계산해야 한다.

선택 기준을 입력하면 PLL 및 VCO를 포함한 부품 목록이 표시된다. 종종 관심을 갖게 되는 것 중 하나가 위상 노이즈이다. 1Hz 표준화 위상 노이즈 인덱스와 같은 인덱스가 매우 유용하지만 정수부에 비해 소수부를 사용할 때의 이점을 활용할 수 없기 때문에 효용성이 떨어질 수 있다. 또한 더 낮은 오프셋 주파수에서 많은 PLL이 갖는 1/f 노이즈를 고려하지 않는다.

한 PLL의 위상 노이즈와 다른 위상 노이즈를 쉽게 비교할 수 있도록, EasyPLL은 각 부분에 대해 사용자가 지정한 주파수의 무한 루프 대역폭에 대해 5kHz 오프셋에서의 위상 노이즈를 계산한다. 주파수 범위와 최소 연속 분할비 또한 EasyPLL이 중요하게 고려하는 사항이다.

VCO 선택은 상대적으로 쉬운 편이다. 분명, 기존의 모든 VCO가 이 목록에 나타나 있지는 않으며 그 때문에 사용자가 VCO를 자신에 맞게 수정하는 매개변수를 입력할 수 있다. 루프 필터 설계의 목적상 VCO 이득은 중요한 매개변수이다.

PLL 외에 내셔널 세미컨덕터는 LMX-2531 제품군과 같은 PLL/VCO 제품도 제조한다. EasyPLL은 이 같은 제품도 표시한다. 간혹 이러한 제품은 링크된 별도의 PLL 및 VCO로 표시된다.

EasyPLL에서 설계 만들기

루프 필터를 지정하는 한 가지 방법은 Loop Up Front 같은 설계 매개변수를 지정하는 것이다. 이 매개변수는 록 타임과 Spur에 큰 영향을 준다. 이 설계 접근 방식에서 유일한 문제는 중간에 사용되는 루프 대역폭이 아닌 최종 설계에 Spur와 록 타임이 중요하다는 점이다. 전통적인 방식의 설계 외에 EasyPLL을 이용하면, 록 타임 및 Spur 이득과 같은 매개변수를 지정할 수 있으므로 프로그램에서 루프 매개변수, 위상 마진 및 극 비율을 선택할 수 있다.

 Spur 이득과 Roll-off를 통해 상대적인 Spur 성능을 확인해 볼 수 있다(그림 2).

Spur 이득이란, 해당 주파수에서 폐쇄 루프 전송 함수의 이득이다. Roll-Off는 소수부 Spur를 처리할 때 보다 유용하며 이를 통해 루프 필터가 Spur를 Roll Off하는 크기를 파악할 수 있다. 소수부에 대해 Spur는 루프 대역폭 내부에 배치해 In-Band Spur를 만들 수 있다. 이 In-Band Spur 값을 알고 있고 Roll-Off를 알고 있다면 예상 소수부 Spur의 계산이 가능하다. 이 계산은 Delta-Sigma PLL 사용 시 더 복잡해진다. 이 경우 정확한 Spur 레벨이 무엇인지는 관계가 없다.

EasyPLL에서 설계 분석

EasyPLL 도구를 사용하여 설계 시뮬레이션도 가능하다. 이러한 시뮬레이션에는 보드 플롯, Spur, 록 타임 및 위상 노이즈가 포함된다. 보드 플롯을 이용하면 전송 함수의 기본적인 개념을 이해할 수 있으며, 또한 설계를 보고 좋은 설계인지 여부를 파악하는 데도 유용하다.

Spur 시뮬레이션

특히, 오래된 문헌에서는 차지 펌프 누출 전류가 Spur 계산 시 고려해야 할 유일한 요소였다. 그러나 종종 그러한 전류가 주요 요인이 아닌 것으로 판명된다. 특히 높은 비교 주파수에서는 더욱 그렇다. 정수 Spur 시뮬레이션은 차지 펌프 누출을 고려하고 차지 펌프의 다른 영향까지 고려한다.

트랜지스터 켜기 횟수에 일치 및 불균형이 미치는 효과는 EasyPLL이 각 부품에 대해 가져오는 Base Pulse Spur 매개변수에 의해 결정된다. 이 Base Pulse Spur 매개변수는 부품에서 실제 측정한 데이터로부터 추정된다. EasyPLL은 또한 소수부 Spur도 시뮬레이션 한다.

록 타임 시뮬레이션

위상과 주파수 응답 모두 시뮬레이션이 가능하다. 물론 시뮬레이션 효과는 사용되는 정보의 질에 따라 결정된다. 록 타임을 떨어뜨리는 요소로는 불량 커패시터 유전체, 차지 펌프 포화, 시뮬레이션에서 고려되지 않은 차지 펌프의 이산 샘플링 동작 등 여러 가지가 있다. 실제 성능이 시뮬레이션 성능보다 크게 떨어지는 경우에는 일반적으로 이러한 문제 중 하나가 존재하는 것일 수 있다.

위상 노이즈 시뮬레이션

많은 PLL 시스템 설계에서 위상 노이즈는 매우 중요한 요소이다(그림 3). 따라서 TCXO, VCO, PLL, 루프 필터 레지스터 및 기타 루프 필터의 활성 소자 등 위상 노이즈에 영향을 미치는 모든 요소에 대해 충분히 이해하는 것이 중요하다. 활성 필터의 경우, Op 앰프의 영향을 확인할 수 있으며 사용할 필터를 결정할 때 Op 앰프를 유용하게 활용할 수 있다.

이에 대한 시뮬레이션을 제공하는 EasyPLL을 사용하여 위상 노이즈에 영향을 미치는 다양한 요소를 사용자가 선택 또는 선택 취소할 수 있다. 이 특수한 설계에서 루프 필터 레지스터인 R3는 상당한 위상 노이즈를 발생시킨다. 이 시뮬레이션으로부터 극 비율 T3/T1을 줄여 R3 값을 감소시킬 수 있다. 이로 인해 Spur가 약간 증가할 수 있지만 PLL의 루프 대역폭 부근 및 그 이후의 위상 노이즈가 개선된다.

또한 RMS 위상 오차, 오차 벡터 크기 및 지터와 같이 위상 노이즈 곡선 아래의 영역에 관련된 매개변수가 상당수 존재한다. 통합 제한 값은 그래프(변경 가능)에 대한 전체 범위라고 가정한다. 이러한 모든 매개변수가 위상 노이즈와 관련이 있더라도 종종 해당 매개변수는 다른 방법으로 해석된다. 예를 들어 지터는 위상 노이즈 프로파일의 시간 도메인 해석이다. 오실로스코프를 사용하여 지터를 측정하는 것은 통합 제한 값을 고려하지 않기 때문에 위상 노이즈 프로파일로부터 유도하는 것보다 정확도가 떨어진다.

결 론

EasyPLL 도구와 같은 자동화 설계 도구를 사용하면 PLL 루프 필터 설계가 매우 쉬워진다. 이러한 도구는 PLL 루프 필터 설계를 쉽게 만들어줄 뿐만 아니라 성능도 훨씬 개선해준다. Easy-PLL에 사용된 공식은 Dean Banerjee가 저술한 㰡PLL Performance, Simu-lation, and Design, 4th Edition㰡‘을 참고했다.(wireless.national.com)

<기사제공: 월간 반도체네트워크 2006년 04월호>