자료제공│알테라 코리아(www.altera.com)
오늘날 DDR2 인터페이스 솔루션의 기능을 입증하기 위해서는 단순한 FPGA 특성화(Characterization) 데이터 이상을 필요로 한다. 솔루션은 까다로운 환경에서 신뢰할 수 있는 견고한 설계를 입증해야 한다. 이러한 과제에 대처하기 위해 알테라는 일련의 테스트를 수행하여 시스템 기능에 영향을 미치는 가장 중요한 요소를 선별하였다. 이러한 문제가 식별된 다음, 알테라의 솔루션은 이러한 조건에서 얼마나 원활히 수행하는가?라는 질문에 대한 답변을 제시했다. 테스트는 현재 Quartus II 고객에게 무료로 제공되는 알테라 DDR2 IP(Intellectual Property) 코어를 사용하여 533Mbps에서 수행되었다.
테스트 수행 및 결과
알테라 엔지니어는 시스템 성공에 결정적인 영역을 찾기 위해 드라이브 강도, 터미네이션 구조, 어드레싱 구조, 데이터 패턴 효과, PVT(Process Voltage and Temperature) 효과 및 메모리 디바이스를 조사했다. 각 테스트는 합격/불합격(Pass or Fail) 방식으로 시스템 기능은 물론 육안 품질(Eye Quality), 에지 레이트, 전압 저하(Voltage Sag), 그라운드 바운스를 포함하여 다양한 응답을 검사했다. 결과는 Stratix II FPGA 제품군의 알테라 DDR2 메모리 인터페이스 솔루션이 견고하고 신뢰할 수 있을 뿐 아니라 모든 부문에서 예상되는 성능을 만족 또는 상회한다는 것을 보여주고 있다.
알테라는 모든 테스트를 267MHz (533Mbps)에서 수행하였으며, DDR2 MegaCore IP와 함께 FPGA 내부 로직을 70% 이상 사용하는 환경에서 테스트 하였다. 이 테스트 결과는 쓰기 동작, VCC 저하 및 그라운드 바운스, 읽기 마진(Read Margin)에 대한 아이 다이어그램으로 표시되었으며, 그림 1에 나와 있다.
쓰기 동작 아이 다이어그램
그림 1은 쓰기 동작 중의 아이 다이어그램을 보여준다. 왼쪽은 OCT25W 이고 오른쪽은 16mA이다. 측정은 DIMM(far) 엔드(즉, FPGA 구동 상태)에서 이루어졌다. 드라이브 강도(Strength)는 16mA에서, 터미네이션은 Class II로 설정되었다. 측정은 한도가 900mV±125mV (775mV~1.025V)의 DDR2 규격을 여유있게 상회한다는 것을 명확히 보여준다.
VCC 저하 및 그라운드 바운스
그림 2는 16mA 드라이브 강도에 대한 VCC 저하(오른쪽) 및 그라운드 바운스(왼쪽) 화면을 보여준다. 533Mbps 스위칭 신호(밝은 초록색)는 71개 활성 핀 중 하나이며, 정적 `1` 또는 정적 `0` 신호(오렌지색)은 불활성 핀이다.
읽기 여유(Read Margin)
DQS 위상 편이를 90도에서 고정하고 267MHz에서 동작하여, 다양한 PVT 설정에 대한 유효한 읽기 윈도우가 조사되었으며, 결과는 표 3에 나와 있다. 다른 공정, 전압 및 온도 설정에 대한 유효한 읽기 윈도우 편이는 예상과 같았다. MegaWizard 재동기화 위상(315도의 파란색 표시)의 자동으로 계산되는 설정이 언제나 유효한 범위 안에 있는 것을 본다면 읽기 여유가 우수하다는 것을 알 수 있다.
이 테스트는 알테라 DDR2 인터페이스 솔루션이 이러한 PVT 설정에 대해 165도의 유효한 읽기 윈도우를 갖는다는 것을 나타낸다. 267MHz에서 이 윈도우는 1.7ns를 초과하는 유효 윈도우이다.
메모리 벤더
시스템은 마이크론 및 인피니언 메모리 디바이스를 모두 사용하여 테스트 되었다. 메모리 벤더를 교체해도 동작 결과에 미치는 차이는 없었다.
이 일련의 시스템 검증 테스트는 알테라 DDR2 인터페이스 솔루션이 다양한 PVT 설정에 대해 533Mbps에서 실행할 수 있는 신뢰할 수 있는 견고한 설계라는 것을 보여준다. 드라이브 강도, 터미네이션 구조, 스와핑 메모리 벤더의 변경은 시스템 동작에 전혀 영향을 미치지 않는다. 또한, 테스트 결과는 우수한 셋업과 홀드 마진를 보여준다. 알테라 DDR2 인터페이스 솔루션은 최근의 Stratix II IP 제품군에 확신을 가지고 추가할 수 있는 솔루션이다.
<자료제공: 월간 반도체네트워크 2006년 07월호>