설계 복잡성과 비용을 감소시키고 성능을 향상시키는
고속 데이터 컨버터 세트를 위한 새로운 직렬 인터페이스 표준
데이터 컨버터에 JEDEC 기반 직렬 인터페이스를 구현하는 경우 다양한 장점이 있다. 현재 공식 표준에 대한 논의가 진행 중에 있으므로 곧 새로운 인터페이스를 기반으로 하는 최초의 데이터 컨버터가 설계 복잡성과 비용을 줄이고 시스템 성능을 향상시킬 것으로 기대된다.
글│마티아스 퓰너(Matthias Feulner), 텍사스 인스트루먼트(TI)
왜 직렬 방식인가? 
고속 아날로그-디지털 컨버터의 출력 데이터 직렬화는 몇 년전 1세대 디바이스가 소개되기는 했지만 비교적 새로운 개념이다. 병렬 출력으로부터 직렬 형식으로의 전환은 예를 들어 채널 수가 장치 당 최대 256채널인 초음파 영상진단기기(그림 1) 등 의료 이미징과 같은 고밀도 애플리케이션을 비롯하여 IQ 샘플링을 사용하고 수신기 체인 당 2개의 AD 컨버터를 필요로 하는 다이버시티(Diversity) 또는 스마트 안테나 구성의 무선 기지국 수신기 구조에서 주로 요구되고 있다.(그림 2)
오늘날의 직렬 인터페이스 구현
현재 상용으로 나와 있는 직렬 출력(고속) AC 컨버터는 대부분 "클록 데이터 프레임(Clock-Data-Frame)"이라는 인터페이스를 기반으로, 8진법 12비트 AD 컨버터를 사용하여 개별 라인에 다음과 같은 출력을 제공한다(그림 3).
- 직렬화된 디지털 샘플링 데이터
- 상승 엣지와 하강 엣지에서 모두 DDR 모드로 직렬 인터페이스를 클록킹하는 ADC 샘플링 클록 주파수의 6배인 비트 클록
- 수신 디바이스에 데이터 워드 경계를 시그널링하는 ADC 샘플링 클록 주파수와 동일한 프레임 동기화 클록
전기적 인터페이스는 저전압 차동 시그널링(LVDS), 저스윙 차동 인터페이스를 기반으로 해저전력 드라이버 구현을 가능하게 하고 전자기 방사를 제한하고 간섭 내성이 높다. 이 인터페이스의 한계는 최대 데이터 처리량에 있다. LVDS를 사용하는 경우 보통 약 1Gbps로 제한되며 도달 범위는 클록과 데이터 라인 상의 스큐(Skew)에 의해 제한되고 표준화된 직렬 인터페이스와 호환되지 않는다.
JEDEC 인터페이스 표준화와 장점
최근 고속 데이터 컨버터와 ASIC/ FPGA와 같은 로직 디바이스를 연결하는 직렬 인터페이스를 위한 새로운 표준이 JEDEC 태스크 그룹 JC-16에 의해 통과되었다. 이 표준은 데이터 컨버터와 로직 디바이스 제조업체 및 사용자로부터 광범위한 지원을 받고 있다. 곧 공식 표준이 공표될 예정이다. 이 표준에서 다루는 요구조건은 다음과 같이 요약할 수 있다.
- 비용 효율성. IP 문제가 없도록 데이터 컨버터와 ASIC/FPGA 벤더에서 모두 기초 기술을 광범위하게 사용하도록 요구
- 트레이스와 핀 수를 최소화하는 직렬 인터페이스 형식
- 컨버터 성능에 직접적인 영향을 미치는 추가 전력과 잡음 커플링을 제한하기 위한 컨버터의 최소 코딩 오버헤드와 관련 디지털 로직
- 일반적으로 0.3125Gbps~3.125 Gbps의 총 데이터 속도에서 동작할 수 있는 8비트~18비트의 분해능을 갖는 데이터 컨버터 지원(향후 표준 확장에서 여러 개의 레인에서 데이터를 멀티플렉싱하면 더 높은 속도 구현 가능)
- 칩끼리 인터커넥트를 위한 최적화. 즉, 매체에 케이블링 또는 커넥터를 구현하지 않음(향후 확장에서는 가능)
- FR-4 PCB 상의 최대 8인치(20cm) 트레이스 길이 또는 최대 6dB 손실
- 전자기 방사를 최소화하고 높은 간섭 내성을 위한 차동 및 저스윙 전기적 인터페이스
- 데이터 컨버터 분해능과 독립적인 공통 인터페이스
표준화에서 가정되는 일반적인 시스템 구조는 다음과 같이 매우 다양한 가능한 구성을 고려한다.(그림 4, 그림 5)
- 단일 직렬 링크에 연결되는 1개의 컨버터
- 단일 직렬 링크에 연결되는(공통 패키지의) 여러 개의 컨버터
- 복수 직렬 링크에 연결되는 1개의 컨버터(현행 표준 버전에 포함되어 있지는 않으나 향후 확장을 위한 옵션)
전기적 인터페이스
위에서 언급된 조건을 만족시키기 위해 선택된 최상의 솔루션은 흔히 전류 모드 로직(CML)이라고 하는 OIF의 TFI-5와 SXI-5 규격과 유사한 전기적 인터페이스이다. 이 솔루션의 주요 장점은 지금까지 다른 애플리케이션에서 이 인터페이스를 사용해 오고 있으며, 특히 표준 I/O 라이브러리에 호환 인터페이스를 포함하는 FPGA/ASIC 공급업체들을 비롯하여 산업에서 광범위하게 지원되고 있다는 점이다. 이 밖에도, CML은 최대 3.125Gbps(표준 요구사항) 데이터 속도와 그 이상을 지원하고 최대 40인치 라인을 구동하는 것으로 입증되었으며, 확장 가능한 전압 스윙을 허용하므로 단거리 도달범위(Short-Reach) 애플리케이션에서 전력을 절감할 수 있다.
데이터 스트림과 포매팅
전송 레이어 프로토콜은 직렬 인터페이스 디바이스에서 광범위하게 사용되는 8B10B 코딩을 기반으로 하며 디바이스의 복잡성에 매우 낮은 오버헤드만 추가한다. 따라서, DC 프리 라인 코드에서 직렬 링크와 AC 커플링이 가능할 뿐 아니라 데이터 스트림으로 라인 클록 정보를 인코딩하도록 보장되므로 송신기와 수신기 사이에 클록 라인을 추가할 필요가 없다.
8B10B 코딩 기반 전송 레이어는 각각 8비트 데이터 워드를 인코딩 하므로, 8비트 또는 16비트 이외의 모든 컨버터 출력 데이터 워드는 직렬 링크 인터페이스의 워드 길이와 일치하지 않는다. 대역폭 효율을 최대화하고 직렬 인터페이스 로직과 아날로그 컨버터 회로 간의 크로스토크(Crosstalk)를 최소하기 위해 몇 가지 조치가 취해진다. 첫째, 컨버터 데이터 워드 패키징이 사용된다. 즉, 데이터 컨버터 분해능이 8비트 또는 16비트가 아닌 경우, 동일한 패키지의 복수 컨버터에서 발생되는 워드는 그림 6과 같이 합쳐서(Concatenated) 초과 비트가 낭비되지 않도록 한다.
둘째, 크로스토크 문제를 해결하려면 SerDes 인터페이스의 비트와 워드 클록은 컨버터의 샘플링 클록의 정수배(Integer Multiple)가 되어야 한다. 8B10B 코딩 구조에 의해 정의되는 워드 클록 대 비트 클록 비가 10인 경우 워드 클록과 샘플 클록이 정수 비(Integer Ratio)에 의해 링크되도록 해야 한다. 이렇게 하려면 패딩 비트(Padding Bit)를 추가하여 전송되는 데이터 프레임의 마지막 데이터 워드를 채우면 된다.
마지막으로, 링크가 언제나 "온(on)" 상태에 있도록 보장하기 위해 프레임 포맷을 유지하는 것뿐 아니라 연속적인 데이터 스트림이 존재하지 않는 시스템을 처리하고, 링크 재시작시 수신기 PLL의 다시 잠금(Re-lock) 시간과 관련된 문제를 피한다. 만약 데이터 프레임을 공급하는 여러개의 컨버터 중 하나만 턴 오프되는 경우, 아이들(Idle) 시퀀스는 인액티브 컨버터를 위해 전송할 필요가 있다.
시동(Start-Up) 시 링크 동기화를 보장하고 동작 중에 프레임 동기화를 유지하기 위한 수단으로 동기 신호가 수신 디바이스로부터 특정 시동 및 링크 유지보수 절차를 트리거하는 송신 디바이스로 루프백 된다. [3]
구현 장점
데이터 컨버터에 JEDEC 기반 직렬 인터페이스를 구현하는 경우 다음과 같은 다양한 장점이 있다.
- 데이터 컨버터 패키지와 보드 상의 I/O 라인 라우팅에 필요한 보드 공간이 감소하므로, 필요한 보드 레이어 수를 줄일 수 있다.
- I/O 제거에 따른 패키지 비용 감소: 이 특징은 특히 고분해능 데이터 컨버터가 요구되고 그에 따라 데이터 컨버터와 로직 디바이스 패키지가 칩 크기가 아닌 I/O와 관련되어 패키지 크기에 영향을 미치므로, 따라서 주 비용이 칩 크기가 아닌 I/O 갯수에 의해 결정된다.
- 데이터 라인 자체와 그리고 데이터 라인과 클록 라인 사이에 각각 스큐를 처리해야 하는 클록 데이터 프레임 직렬 인터페이스 구현 뿐 아니라 병렬 인터페이스에 비해 더 길고, 처리량이 높다.
- TFI5/SXI5와 유사한 CML 기반 물리적 레이어와 호환되는 전기적 인터페이스를 갖는 8B10B 코딩 기반 전송 레이어를 사용할 경우 상호운용성이 높아 상용으로 나와 있는 로직 디바이스와 더 쉽게 인터페이스할 수 있다.
- 범용 인터페이스. 즉, 데이터 컨버터 분해능이나 샘플링 속도 또는 단일 패키지에 포함된 컨버터 수의 영향을 받지 않는다.
현재 공식 표준에 대한 논의가 진행 중에 있으므로 곧 새로운 인터페이스를 기반으로 하는 최초의 데이터 컨버터가 설계 복잡성과 비용을 줄이고 시스템 성능을 향상시킬 것으로 기대된다.
<자료제공: 월간 반도체네트워크 2006년 10월호>