240W 파워 서플라이를 위한 소형 크기의 견고하고 효율적인 솔루션 구현하기 - Technology

240W 파워 서플라이를 위한

소형 크기의 견고하고 효율적인 솔루션 구현하기

하이 사이드와 로우 사이드 드라이버에서 두 변환에 대한 입력에서 출력까지 전달 지연의 온도 변동이 모두 매우 낮다. 파워 서플라이의 최대 스위칭 주파수를 증가시킬 필요가 있을 때 이와 같이 향상된 정합을 사용하면 최대 스위칭 주파수를 증가시킬 수 있다. 이렇게 하면 트랜스포머 크기를 줄일 수 있으므로 더 작은 솔루션을 구현할 수 있다.

자료제공│페어차일드 반도체

그림 1은 프런트 엔드의 역률을 보정한 240W 파워 서플라이의 블록도를 보여준다. 이 구조는 200W~ 600W 범위의 애플리케이션에 일반적으로 사용된다. 역률 보정 단(Power Factor Correction Stage)은 ML4800과 결합된 PFC/PWM 컨트롤러와 같은 아날로그 컨트롤러에 의해 구동된다. 이러한 전원 레벨에서 PFC 컨트롤러는 연속 전도 모드(Conduction Mode)로 동작한다.

역률 보정

(Power Factor Correction)

PFC는 일반적으로 100kHz의 고속 스위치로서 스위칭 손실이 낮아야 한다. 또한, Conducting 부스트 다이오드의 스위칭으로부터 발생하는 손실을 최소로 유지하기 위해서는 RDS(ON) 또는 Vce(Sat)를 낮춰야 할 필요가 있다. MOSFET를 사용하는 경우 MOSFET의 바디 다이오드는 일반 동작에서는 전도하지 않으므로 고속 바디 다이오드를 사용할 필요가 없다. SMPS IGBT를 사용하여 스위치를 구현하는 경우 과도 상태에서 발생할 수 있는 IGBT의 역 바이어스(Reverse Bias)를 방지할 수 있도록 역병렬(Anti-Parallel) 다이오드를 추가하는 것이 좋다.

PFC 회로의 출력 다음에 역률 보정 단을 볼 수 있다. 출력 단에는 적절하게 레귤레이트 되는 전압이 공급되므로 설계자는 좁은 범위에서 입력 동작 범위 설계를 최적화할 수 있다. 이러한 최적화는 2차 단의 효율을 증가시키고 PFC 단에 의해 발생되는 효율 손실을 보상한다.

출력 토폴로지

주로 사용되는 출력 토폴로지는 하프 브리지와 2-스위치 포워드 토폴로지이다. 2-스위치 포워드 토폴리지의 경우 2개의 스위치가 동시에 켜진다. 하프 브리지에서는 역위상(Anti-Phase)에서 스위치 온 된다. 두 경우 모두 하이 사이드 소자는 전용 드라이버가 필요하다. 펄스 트랜스포머를 이러한 전용 드라이버로 사용할 수 있지만 요즘 설계에서는 하프 브리지 드라이버 IC를 사용하는 것이 일반적이다.

하프 브리지 드라이버 IC가 더 간단하고 더 신뢰할 수 있으며 비용 효율적인 구동 솔루션을 제공하기 때문이다. 하프 브리지 토폴로지의 경우 역위상 구동을 제공하기 위해 추가 인버터가 필요하다. 또한, 소자의 동시 스위칭을 방지할 수 있도록 아날로그 또는 디지털 데드타임(Dead Time) 제어가 필요하다.

스위치로서의 MOSFET은 각 토폴로지마다 다른 방식으로 동작한다. 2스위치 포워드 솔루션에서 바디 다이오드는 일반적으로 전도하지 않는다. 그러나 많은 종류의 하프 브리지 솔루션에서는 바디 다이오드가 전도하므로 다른 MOSFET에 의해 강제로 꺼진다. 따라서, 이러한 애플리케이션에서는 Fast Recovery MOSFET를 사용하는 것이 효과적이다.

높은 효율과 소형화

시장의 주요 요구조건은 파워 서플라이의 기본적인 기술 성능 규격 외에도 보다 높은 효율과 소형화이다. 여기에서 다루는 애플리케이션의 경우 효율의 향상은 반도체 부품의 손실 감소로부터 발생하므로 더 우수한 전도 손실과 보다 우수한 스위칭 손실이 요구된다.

높은 스위칭 주파수를 사용하면 PFC 초크와 트랜스포머의 크기를 줄일 수 있지만 스위칭 손실이 증가한다. 이러한 요구조건은 효율을 향상시켜야 하는 필요성과 충돌된다. 현재의 기술에서 볼 때 낮은 스위칭 손실을 갖는 소자는 전도 손실이 나빠 지는 경향이 있다. 특정 MOSFET 제품군의 경우 낮은 스위칭 손실을 얻으려면 다이 공간을 줄일 필요가 있다. 이것은 스위칭 손실의 주요 요인인 게이트 전하를 감소시킨다.

이와 같이 감소된 공간은 전도 손실을 결정하는 기준인 RDS(ON)를 증가시킨다. 회로의 전력 반도체 효율이 증가하면 히트 싱크의 크기를 줄일 수 있으므로 소형 솔루션을 구현할 수 있다. 마지막으로, 새로운 MOSFET 기술을 사용하면 더 작은 패키지 크기에 주어진 RDS(ON)를 배치할 수 있으므로 시스템 크기를 더욱 줄일 수 있다.

표준 고전압 MOSFET 기술

현재 이용할 수 있는 표준 고전압 MOSFET 기술은 저비용 생산이라는 장점을 갖는 플래너 기술(Planar Technology)을 기반으로 한다. 이 기술은 공간의 제약이 없고 고효율이 필요하지 않는 애플리케이션에 적절하다. 플래너 기술의 단점은 주어진 RDS(ON)를 달성하기 위해 요구되는 다이 크기가 브레이크다운 전압의 제곱(Square)과 세제곱(Cube) 사이에서 다양하다는 점이다. 채널의 도핑 레벨을 높이면 채널 전도를 증가시킬 수 있지만, 허용되는 최대 브레이크다운 전압은 감소된다. 500V에서 600V로 이동하면 RDS(ON)와 관련된 큰 성능 페널티를 초래한다.

고전압 전하 평형 기술

페어차일드의 SuperFETTM 제품군이 기초로 하는 새로운 고전압 전하 평형(Charge Balance) 기술은 이러한 단점을 갖지 않는다. 플래너 소자보다 고가의 제조 공정을 사용하는 이 기술은 다이 공간을 약 60% 줄이면서 동일한 RDS(ON)를 달성할 수 있다. 150V 플래너 MOSFET에 사용되는 동일한 도핑 레벨을 600V SuperFET 제품에 사용할 수 있다. 다이 크기가 작아지므로 게이트 전하가 감소된다.

예를 들어, FQP12N60C 플래너 MOSFET는 0.65ohms의 RDS(ON)와 48nC의 게이트 전하를 갖는다. FCP-7N60 SuperFET의 경우 RDS(ON)는 0.6ohms로 조금 더 낮지만, 게이트 전하는 25nC로 훨씬 낮다. 동일한 회로 조건의 경우 FCP7N60은 PFC 애플리케이션에서 FQP12N60C에 비해 두 배의 속도를 제공하면서 유사한 손실을 유지할 수 있다. 240W 파워 서플라이에서는 코일의 크기를 감소시킬 수 있으므로 동일한 효율을 가지면서 설계 크기는 더 줄일 수 있다.

SuperFET 기술을 사용하면 주어진 RDS(ON)에 대한 패키지 크기를 더욱 많이 줄일 수 있다. FCD7N60 다이는 이 다이와 FQP12N50C에 의해 사용되는 TO220 패키지에 허용되는 최대 크기보다 훨씬 더 작다. FCP20N60은 0.19ohms의 RDS(ON)를 가지므로 TO220 패키지에 들어간다. 유사한 플래너 소자는 훨씬 더 큰 패키지가 필요하다.

플래너와 SuperFET 기술

플래너와 SuperFET 기술은 모두 고속 바디 다이오드를 갖는 다양한 종류의 부품을 제공한다. 이러한 기술은 PFC 또는 2스위치 포워드와 같은 애플리케이션에는 필요하지 않지만, MOSFET 중의 하나가 다른 MOSFET의 다이오드를 스위치 오프 하도록 하는 일부 하프 브리지 및 풀 브리지 토폴로지에 사용된다. 그림 2는 FCP11-N60과 고속 바디 다이오드가 있는 FCP11N60F를 비교한 것이다. 특히, 역 복구 차지를 80% 감소시키고 역 복구 시간을 약 70% 감소시키는데 필요한 프로세싱은 누설 전류 IDSS와 임계 전압을 제외하면 그 밖의 다른 파라미터를 변화시키지 않는다. 이것은 SuperFET 기술의 독특한 장점이다.

240W 파워 서플라이의 예로 다시 돌아가면, FCP11N60은 PFC 단과 2스위치 포워드에 이상적이다. 하프 브리지 단에는 FCP11N60F가 권장된다. 2스위치 포워드와 하프 브리지 컨버터는 MOSFET를 구동하기 위해 하프 브리지 드라이버가 필요하다.

그림 3은 FAN7380 하프 브리지 드라이버의 기본 회로도를 보여준다. 회로도는 조명 또는 모터 구동 등에 사용되는 전형적인 하프 브리지 출력 단을 보여준다. 신호 LIN과 HIN는 출력 게이트 드라이버를 제어한다. 로우 사이드 드라이버는 Vcc로 출력을 구동한다. 하이 사이드 드라이버 HO는 VB와 VS의 전압 차로 출력을 구동한다. 로우 사이드 스위치가 턴 온 되면, 커패시터 CBS는 Vcc까지 충전된다. 로우 사이드 스위치가 턴 오프 되면, 인덕터 L의 전류는 로우 사이드 다이오드를 계속 통과한다.

그런 다음, 하이 사이드 출력이 액티베이트되면, VB는 Vcc 바로 아래가 되고, VS는 접지 바로 아래가 된다. 따라서 Vcc가 15V로 설정되므로, 하이 사이드 MOSFET이 스위치 온 된다. MOSFET가 완전히 스위치 온 됨에 따라 노드 VS는 급격히 상승한다. VB 또한 MOSFET를 온으로 유지하면서 동시에 상승한다.}

로우 사이드 MOSFET

로우 사이드 MOSFET의 급속한 dV/dt와 역 전류 흐름은 문제를 일으킬 수 있다. 어느 한 쪽의 MOSFET이 스위치 온 될 때 급속한 dV/dt가 발생된다. 스위칭 손실의 발생 원인을 단순히 본다면 가능한 한 빠른 dV/dt로 MOSFET를 스위치하는 것이 바람직하다. 이러한 방식에서 큰 전류와 전압이 동시에 흐르는 시간은 최소로 감소된다. 그러나, 매우 급속한 dV/dt 천이는 VS 노드에서 수용할 수 없는 링잉을 유도하므로 EMI 문제를 악화시킨다.

예시를 위해 간단한 방법을 택하여 출력 부하가 대형 인덕터일 때 하이 사이드 소자를 스위치 온 하는 경우를 고려해 보자. 전압 변환 시간은 Qgd/Ig에 의해 주어진다. FCP11N60의 경우 Qgd는 보통 21nC이다. 게이트 구동을 0.3A로 설정하면 전압 변환 시간은 약 70ns가 된다. 버스 전압이 400V라면 dV/dt는 6V/ns가 된다. 로우 사이드 소자만 고려한다면 노드의 결합된 출력 커패시턴스는 FCP11N60의 0V와 400V 사이의 평균 출력 커패시턴스이다. 데이터 시트의 곡선으로부터 이 값은 2nF임을 알 수 있다. 6V/ns의 속도로 2nF 커패시터를 완전히 충전하는 데에는 12A 전류가 필요하다. 버스 전압이 400V이고 스트레이 인덕턴스가 단지 32nH이라면 VS에 약 24V의 링 최대 전압을 볼 수 있다.

오버슈트

오버슈트는 링잉에 의해 발생된 커패시터의 에너지와 링잉에 의해 발생된 누설 인덕턴스의 에너지에 대한 방정식을 구하여 계산할 수 있다. 이를 통해 댐핑의 효과를 무시할 때 오버슈트의 최대값을 알 수 있다. 인덕터의 경우 공진 주파수에 저장된 최대 에너지는 0.5 x 32nH x 12A x 12A이다. 커패시터의 경우 최대 에너지는 0.5 x 2nF x 48V x 48V이므로, 따라서 커패시터의 최대 전압은 48V가 된다. 스트레이 인덕턴스 요소가 하이 사이드와 로우 사이드 회로에 균등하게 분배된다고 가정한다면 댐핑을 무시할 때 총 최대 전압은 24V이다.

VS 노드의 링잉은 다시 하이 사이드 드라이버 회로와 결합된다. 예를 들어, 하나의 경로는 하이 사이드 MOSFET의 Cgd/Cgs 커패시턴스를 통과하여 드라이버로 되돌아가는 것이다. 이러한 경로와 다른 경로를 통해 하이 사이드 드라이버 회로는 높은 dV/dt 신호와 전압 링잉에 노출되며, 이것은 게이트의 트리거링 오류를 초래할 수 있다. 선택된 스트레이 인덕턴스 값은 두 TO220 패키지로부터 예상되는 값보다 약간 크다. 실제로 레이아웃 인덕턴스는 이보다 클 수 있으므로, 전압 링잉과 링잉 dV/dt를 더욱 증가시킨다.

페어차일드의 고전압 드라이버

제품군

다행히, 페어차일드의 고전압 드라이버 제품군 설계 시 이러한 요소들이 고려되었다. 연구실 실험은 50V/ns를 훨씬 넘는 VS 노드의 포지티브 및 네거티브 dV/dt에서도 트리거링 오류 없이 소자가 원활히 작동한다는 것을 보여주었다. 이러한 성능은 페어차일드의 독자적인 잡음 감소 회로와 공정 설계를 통해 달성되었다.

VS 라인에 존재하는 네거티브 전압은 또 다른 문제를 야기시킨다. 하이 사이드 스위치가 턴 오프 되는 경우 접지 라인의 유도(Inductive) 및 저항 요소는 접지 훨씬 아래에서 VS 라인을 구동한다. 이를 구동하는 요소는 앞서 언급한 링잉, 다이오드의 포워드 복구 속도, 전류 감지 저항과 관련 인덕턴스의 존재, 그리고 안정적인 상태의 데드 타임 조건에서 다이오드의 포워드 전압을 포함한다. VS 라인이 너무 낮은 상태로 떨어지면 접지를 기준으로 하는 VB 포텐셜이 너무 낮아지고, 이는 하이 사이드 출력에 문제를 일으킬 수 있다.

FAN73XX 시리즈 설계자는 독자적인 설계 기술을 사용하여 소자가 대형 네거티브 VS 레벨에서 로직 홀드 상태(Hold State)를 갖지 않도록 보장하고, 동작의 정상적인 작동 범위를 -10V까지 확장하였다.

240W 파워 서플라이로 다시 돌아가면, FAN7382는 2스위치 포워드 트랜지스터 또는 하프 브리지 드라이버를 구동하는데 적합한 솔루션이다. 이 제품은 FAN7380보다 약 350mA의 소싱과 650mA 싱킹(일반)의 더 높은 구동을 갖는다. 더욱 견고해지고 과도 상태에서 로직 홀드 상태가 존재하지 않는다는 점 외에도 이 드라이버는 고전력 스위칭 레귤레이터 토폴로지에 또 다른 장점을 제공한다.

이러한 종류의 파워 서플라이에 사용되는 다른 부품으로는 PFC 단을 위한 StealthTM 다이오드 600V 제품군, 프리휠 다이오드를 위한 Ultrafast 다이오드의 600V 제품군, 2차측 동기 정류 단을 위한 ML4800 PFC/PWM 복합 컨트롤러와 80V~100V MOSFET이 있다.

결론적으로, 240W 파워 서플라이에 FAN7382와 SuperFET를 함께 사용할 경우 설계자는 소형 크기의 견고하고 효율적인 솔루션을 용이하게 개발할 수 있다.

<자료제공: 월간 반도체네트워크 2006년 11월호>