케이던스, 삼성 파운드리와의 협업 통해 반도체 산업 기여 확대 첨단 AI 및 3D-IC 애플리케이션을 위한 칩 혁신 가속화
임찬웅 2024-07-09 16:39:55

케이던스 디자인 시스템즈가 삼성 파운드리와 광범위한 협력을 추진해 반도체 발전에 기여한다 / 사진. 케이던스 디자인 시스템즈

 

소프트웨어 전문 기업 케이던스 디자인 시스템즈(Cadence Design Systems, 이하 케이던스)는 삼성의 최첨단 게이트올어라운드(GAA: Gate All Around) 노드를 비롯하여 AI 및 3D-IC 반도체 설계 가속화를 위한 기술 개발에 삼성 파운드리와 광범위한 협력을 추진한다고 9일(화) 밝혔다. 케이던스는 삼성과의 지속적인 협력으로 AI, 자동차, 항공우주, HPC 및 모바일 등 업계에서 가장 복잡하고 까다로운 애플리케이션 시스템 및 반도체 발전에 크게 기여하고 있다.

이러한 긴밀한 협력을 통해 케이던스와 삼성은 다음의 여러 성과를 달성했다. 일례로 케이던스는 삼성 파운드리와의 긴밀한 협력을 통해 Cadence® Cerebrus Intelligent Chip Explorer와 자사의 AI 설계 기술 공동 최적화 (DTCO: Design Technology Co- Optimization)를 수행함으로써 SF2 GAA 플랫폼의 누설 전력을 최소화했다. 최고 성능 기준의 전력 공급과 비교했을 때 Cadence.AI는 10% 이상 누설 전력을 감소시켰다. 이러한 지속적인 협력의 일환으로 상호협력 관계의 두 기업은 Cadence.AI를 SF2 설계에 사용하는 등 테스트 칩 개발에 적극적으로 참여하고 있다.

 

케이던스, 삼성 파운드리 SF2의 BSPDN 플로우에 대한 인증
또한, 케이던스는 삼성의 SF2 BSPDN에 대한 구현 플로우 인증을 취득하며, 첨단 설계 개발을 가속화했다. RTL 합성 솔루션인 ▲Genus™ Synthesis Solution, 임플리멘테이션 솔루션인 ▲Innovus™ Implementation System, ▲Pegasus™ Verification System, 파워 검증 솔루션인 ▲Voltus™ IC Power Integrity Solution 및 STA 사인오프 솔루션인 ▲Tempus™ Timing Signoff Solution 등 전체적인 케이던스 RTL부터 GDS까지의 플로우를 강화하여 BSPDN에서의 라우팅, 나노 TSV 삽입, 배치 및 최적화, 타이밍 및 IR 분석, DRC와 같은 BSPDN에서의 구현 요건들을 지원할 수 있게 됐다. 케이던스 BSPDN용 구현 플로우는 삼성 SF2 테스트 칩 검증을 성공적으로 마치며 사용 준비를 마쳤다.

 

케이던스, 삼성 파운드리의 MDO를 위한 솔루션을 지원
▲Cadence Integrity™ 3D-IC platform은 삼성의 모든 MDI (Multi-Die Integration)를 지원하며, 해당 플랫폼의 초기 분석과 패키지 인식 기능은 현재 삼성의 3DCODE 2.0과 호환된다. 또한 케이던스와 삼성은 ▲Cadence Celsius Studio를 이용한 열과 뒤틀림 분석 및 Cadence Pegasus Verification System을 이용한 시스템 레벨 LVS와 같이 기술 차별화를 지원하며 멀티 다이 협력의 범위를 확장했다. 케이던스는 ▲Allegro X 시스템을 이용하여 설계 시간을 단축하는 패키지 PDK를 통해서도 삼성을 지원한다. 이는 Integrity 3D-IC platform과 결합하여 패키지 설계 플로우를 최적화한다.

디지털여기에 news@yeogie.com <저작권자 @ 여기에. 무단전재 - 재배포금지>