일본의 독립행정법인 산업기술 종합연구소 나노 일렉트로닉스 연구부문 신소재·기능 통합 그룹의 연구원들은 대규모 집적 회로(LSI)의 3차원(3D) 적층 기술의 실현을 위해 새로운 다결정 막 형성 기술을 개발, N형 다결정 게르마늄(Ge) 트랜지스터의 성능을 대폭 개선했다. 

다결정 게르마늄은 널리 이용되고 있는 다결정 실리콘(Si)에 비해 낮은 온도(500℃ 이하)에서 형성될 수 있다. 따라서, 열적 손상을 주지 않고 집적 회로에 CMOS 회로를 직접 적층할 수 있어 3D-LSI의 요소 기술로서 유망하다. 또한, 게르마늄 중의 전자와 정공의 이동도는 Si보다 높기 때문에 고속 동작 및 저전압 동작이 기대된다. 집적 회로의 동작에는 N형과 P형 트랜지스터가 필요하다. 다결정 게르마늄의 P형 트랜지스터에서는 이미 일반 단결정 Si 트랜지스터에 육박하는 충분한 성능을 얻을 수 있지만, N형 트랜지스터의 전류 구동 능력은 일반적인 Si 트랜지스터보다 한 자리 수 이상 낮다는 문제가 있었다. 이번에 개발한 기술은 전류 구동력을 기존 대비 약 10배 증가시킬 수 있기 때문에, 다결정 게르마늄 집적 회로의 동작 속도가 실용 수준이 될 것으로 기대되며, 3D-LSI의 실현에 기여할 것으로 생각된다. 

또한, 이 기술의 자세한 내용은 2014 년 12월 15~17일(미국 태평양 시간) 미국 샌프란시스코에서 개최되는 "2014 International Electron Device Meeting"에서 발표된다. 

많은 사람들이 스마트 폰이나 태블릿 등 IT 기기를 사용하는 시대가 되어, 정보 처리량은 폭발적으로 증가하고 있다. IT 기기의 정보 처리 능력이 더욱 향상되기를 요구하는 한편, IT 기기의 소비 전력이 증가하고 있어, 저에너지 소비 사회의 실현을 위해 IT 기기의 초저소비 전력화도 중요하다. 지금까지 LSI의 고성능화 · 저소비 전력화는 트랜지스터의 미세화에 의해 실현되어 왔지만, 기술적 · 경제적으로 더욱 미세화가 어려워지고 있다. 한편, 다수의 LSI를 적층한 3D 집적 회로는 미세화 기술에 의하지 않고, 고집적화 및 고기능화를 실현하는 동시에 배선 지연의 저감에 의한 전력 절감도 실현할 수 있다. 별도로 제작한 LSI를 박막화하여 적층하는 기술이 개발되고 있지만, 비용이 높아 배선 밀도가 충분히 증가하지 않는다는 문제가 있다. 그래서 새로운 3D 적층 기술로서 CMOS 집적 회로 배선층 중에 CMOS 회로를 연속적으로 적층하고, 상하 배선으로 연결하여 형성하는 3D-LSI 기술이 가장 유망하다고 여겨지고 있다. 

트랜지스터를 형성하는 다결정 게르마늄 막을 Si 기판 상에 열산화막(SiO2)을 형성하고, 그 위에 스퍼터링법에 의해 비정질 게르마늄 막을 퇴적 플래시 램프 어닐링(FLA)에 의한 열처리에 의해 결정화시켜 형성하고 있다. 이 다결정 게르마늄 막을 이용하여 트랜지스터를 형성한 경우, 열처리 이후의 공정 온도는 최고 350℃이며, 기초에 구리를 포함한 집적 회로가 있어도 피해를 주지 않는다. 제작한 트랜지스터는 개요에 나타낸 그림(컨셉 그림과 구조 모식도)에 나타낸 바와 같은 핀 형상을 갖는 무접합형 트랜지스터 구조이다. 무접합형의 N형 트랜지스터는 채널과 소스, 드레인부를 모두 N형으로 할 필요가 있다. 그런데, 다결정 게르마늄은 일반적으로 P형이기 때문에, 이번에 다결정 게르마늄 층의 품질은 그대로 유지하면서 N형화하기 위해 결정화를 위한 1단계 FLA에 의한 열처리 후 N형 불순물(인)을 주입하고, 이 불순물을 활성화하기 위해 다시 FLA에 의한 열처리를 실시하였다(그림 1). 이 2단계 FLA법에 의해 고품질의 N형 다결정 게르마늄 막을 제조할 수 있었다. 

우선, 이 방법으로 제작한 다결정 게르마늄 막의 품질을 나타내는 홀 효과 이동도를 그림 2에 나타냈다. N형(전자)과 P형(정공)의 다결정 게르마늄막 모두 단결정 Si를 상회하는 이동도였다. 이것은 이번에 개발한 방법에 의한 다결정 게르마늄 막을 이용하여 단결정 Si 이상의 성능을 가진 트랜지스터를 실현할 수 있다는 것을 나타내고 있다. 

이렇게 제작한 N형 다결정 게르마늄 막을 핀 형상으로 가공하고, 소스와 드레인의 접합 영역에 니켈과 게르마늄 합금(NiGe 합금)을 형성함으로써 무접합형의 N형 다결정 게르마늄 트랜지스터(게이트 길이 70nm)를 제작하였다. 그림3은 전달 특성과 입출력 특성을 나타낸다. 1V의 동작 전압에서 드레인 전류값은 약 120μA/μm에 육박해, 기존 대비 약 10배의 값이 얻어졌다. 이것은 거의 같은 크기의 다결정 Si의 N형 MOSFET와 동등하다. 2단계 FLA법에 의해 불순물의 활성화율이 기존보다 향상되어, 기생 저항이 감소된 것이 요인이라고 생각된다. 이번에 개발한 기술로 지금까지 다결정 게르마늄 트랜지스터에서 집적 회로 동작의 병목 현상으로 알려진 N형 트랜지스터의 동작 속도가 현저하게 개선되었다. 다결정 게르마늄 트랜지스터와 비교되는 다결정 Si 트랜지스터는 일반적으로 단결정 Si 트랜지스터에 비해 성능이 떨어진다. 이미 P형 다결정 게르마늄 트랜지스터의 성능은 다결정 Si 트랜지스터의 성능을 넘어 단결정 Si 트랜지스터의 성능에 필적하고 있기 때문에, 다결정 게르마늄에 의한 고성능 CMOS 집적 회로의 실현에 크게 전진했다고 할 수 있다. 

그림3의 전달 특성은 오프 전류가 크고, 1V 인가시의 온 오프 비는 10 정도에 그치고 있는 점이 문제였다. 그래서, 오프 전류 저감을 위해 NiGe 전극과 게이트 사이에 간격을 만든 구조를 도입한 결과, 오프 전류가 약 1,000분의 1로 감소했다(그림 4). 온 전류는 약간 감소하지만 NiGe 전극과 게이트 사이의 간격을 최적화하여 높은 온 전류와 낮은 오프 전류의 양립을 기대할 수 있다. 

향후에는, 다결정 게르마늄의 P형 트랜지스터와 N형 트랜지스터를 조합한 집적 회로를 절연막 상에 형성하고, 회로 동작의 실증을 목표로 한다. 그리고, 다결정 게르마늄을 적층한 3D-LSI의 실현에 의한 LSI의 대폭적인 소형화와 고기능화, 저소비 전력화를 목표로 한다.  

출처 KISTI 미리안 『글로벌동향브리핑』